JPS6055857B2 - メモリの識別方法 - Google Patents
メモリの識別方法Info
- Publication number
- JPS6055857B2 JPS6055857B2 JP56002063A JP206381A JPS6055857B2 JP S6055857 B2 JPS6055857 B2 JP S6055857B2 JP 56002063 A JP56002063 A JP 56002063A JP 206381 A JP206381 A JP 206381A JP S6055857 B2 JPS6055857 B2 JP S6055857B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- correction
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25301—Expansion of system, memory
Description
【発明の詳細な説明】
本発明はコンピュータにメモリが実装されているか否か
を識別する方法に関するものである。
を識別する方法に関するものである。
最近、コンピュータ特にマイクロコンピュータを用いて
内燃機関を集中制御する制御装置か開発されている。マ
イクロコンピュータを用いた制御装置としては、例えば
第１図に示すようなものがある。
内燃機関を集中制御する制御装置か開発されている。マ
イクロコンピュータを用いた制御装置としては、例えば
第１図に示すようなものがある。
第１図において、中央演算処理装置（Ｃ’ＰＵ）３０は
、読み出し専用メモリ（ＲＯＭ）４０に記憶されたプロ
グラムに従つて作動し、各種の入力信号１０を入力回路
２０によつてディジタル信号に変換したデータや、Ｒ０
Ｍ４０内に記憶されていたデータに基づいて演算処理を
行ない、その結果を出力回路６０に送る。出力回路６０
は与えられた結果を各種の出力信号７０に変換して出力
する。なお演算途中の一時的データは読み書き可能メモ
リ（ＲＡＭ）５０に一時的に記憶される。また上記の各
装置及び回路間のデータのやりとりはバス８０を介して
行なわれる。バス８０にはデータバス、アドレスバス及
びコントロールバスが含まれる。上記のごとき制御装置
において、ＲＯＭ４０又はＲＡＭ５０がマイクロコンピ
ュータに実装されているか否かを識別する必要が生じる
場合がある。
、読み出し専用メモリ（ＲＯＭ）４０に記憶されたプロ
グラムに従つて作動し、各種の入力信号１０を入力回路
２０によつてディジタル信号に変換したデータや、Ｒ０
Ｍ４０内に記憶されていたデータに基づいて演算処理を
行ない、その結果を出力回路６０に送る。出力回路６０
は与えられた結果を各種の出力信号７０に変換して出力
する。なお演算途中の一時的データは読み書き可能メモ
リ（ＲＡＭ）５０に一時的に記憶される。また上記の各
装置及び回路間のデータのやりとりはバス８０を介して
行なわれる。バス８０にはデータバス、アドレスバス及
びコントロールバスが含まれる。上記のごとき制御装置
において、ＲＯＭ４０又はＲＡＭ５０がマイクロコンピ
ュータに実装されているか否かを識別する必要が生じる
場合がある。
例えば、主ＲＯＭとしてマスクＲＯＭ（製造時に記憶内
容が決まり、内容変更不可能なもの、安価で高信頼度）
を用いたマイクロコンピュータにおいて、記憶内容（プ
ログラム又はデータ）の一部を変更したい場合、主ＲＯ
Ｍの他に変更部分を記憶した小容量の修正用Ｒ０Ｍ４１
を設け、変更部分を読み出すときだけ修正用Ｒ０Ｍ４１
をアクセスするようにした装置においては、修正用ＲＯ
Ｍ１４１が実装されているか否かによつてプログラムの
実行順序が異なつてくるので、修正用ＲＯＭ４１が実装
されているか否かを識別する必要がある。
容が決まり、内容変更不可能なもの、安価で高信頼度）
を用いたマイクロコンピュータにおいて、記憶内容（プ
ログラム又はデータ）の一部を変更したい場合、主ＲＯ
Ｍの他に変更部分を記憶した小容量の修正用Ｒ０Ｍ４１
を設け、変更部分を読み出すときだけ修正用Ｒ０Ｍ４１
をアクセスするようにした装置においては、修正用ＲＯ
Ｍ１４１が実装されているか否かによつてプログラムの
実行順序が異なつてくるので、修正用ＲＯＭ４１が実装
されているか否かを識別する必要がある。
上記のごとき識別を行なう場合、従来は修正用； ＲＯ
Ｍ４１が実装されているか否かを示す識別信号１１を発
生する手段を用い、識別信号１１を入力回路２０を介し
てマイクロコンピュータに与え、それによつて修正用Ｒ
ＯＭ４ｌが実装されているか否かを判断してプログラム
を切換えるようになつていた。
Ｍ４１が実装されているか否かを示す識別信号１１を発
生する手段を用い、識別信号１１を入力回路２０を介し
てマイクロコンピュータに与え、それによつて修正用Ｒ
ＯＭ４ｌが実装されているか否かを判断してプログラム
を切換えるようになつていた。
しかし上記のごとき従来の方法では、識別信号を発生す
る手段が必要なため装置が複雑になり、かつその識別信
号は入力回路を介して入力する必要があるため、入力回
路の処理すべき信号数が増加して入力回路も複雑になる
という問題があつた。
る手段が必要なため装置が複雑になり、かつその識別信
号は入力回路を介して入力する必要があるため、入力回
路の処理すべき信号数が増加して入力回路も複雑になる
という問題があつた。
本発明は上記の問題を解決するためになされたものであ
り、メモリが実装されているか否かをコンピュータ内部
で簡単に識別する方法を提供することを目的とする。
り、メモリが実装されているか否かをコンピュータ内部
で簡単に識別する方法を提供することを目的とする。
上記の目的を達成するため本発明においては、メモリの
所定の番地をアクセスしてその番地のデータを読み込み
、その値と予め定めた所定の値とを比較し、両者が一致
しているか否かによつてメモリが実装されているか否か
を識別するように構成している。
所定の番地をアクセスしてその番地のデータを読み込み
、その値と予め定めた所定の値とを比較し、両者が一致
しているか否かによつてメモリが実装されているか否か
を識別するように構成している。
以下図面に基づいて本発明を詳細に説明する。
第２図及び第３図は本発明の一実施例図てある。この実
施例においては、修正用ＲＯＭ４ｌの所定の番地、例え
ば先頭番地のデータの第１ビットに予じめ“゜１゛を記
憶させておき、かつ第２図に示すごとく、バス８０内の
データバスの第１ビット８１を抵抗Ｒを介して０Ｖに接
続しておく。
施例においては、修正用ＲＯＭ４ｌの所定の番地、例え
ば先頭番地のデータの第１ビットに予じめ“゜１゛を記
憶させておき、かつ第２図に示すごとく、バス８０内の
データバスの第１ビット８１を抵抗Ｒを介して０Ｖに接
続しておく。
そして第３図のフローチャートに示す演算処理を行なう
。すなわち、まず修正用ＲＯＭに該当する番地のうちの
所定の番地、例えば先頭番地のデータをＣＰＵ３Ｏに読
み込む。
。すなわち、まず修正用ＲＯＭに該当する番地のうちの
所定の番地、例えば先頭番地のデータをＣＰＵ３Ｏに読
み込む。
修正用ＲＯＭ４ｌの先頭番地のデータをＣＰＵ３Ｏが読
み込んだ場合、修正用ＲＯＭ４ｌが実装゛されていれば
、修正用ＲＯＭのデータの第１ビットが“１゛であり、
かつ修正用．ＲＯＭ４ｌのデータ出力は、バッファを介
して駆動されるため抵抗Ｒに電流を流して出力信号は“
１゛となり、したがつてＣＰＵ３Ｏが読み出したデータ
の第１ビットは“４ｒになる。一方、修正用ＲＯＭが実
装されていない場合一は、修正用ＲＯＭ４ｌの先頭番地
を読み出しているときはデータバスが他のＲＯＭやＲＡ
Ｍ等で駆動されないで開放又は高インピーダンスになる
ため出力信号は０Ｖにブルダウンされで゜０゛になる。
み込んだ場合、修正用ＲＯＭ４ｌが実装゛されていれば
、修正用ＲＯＭのデータの第１ビットが“１゛であり、
かつ修正用．ＲＯＭ４ｌのデータ出力は、バッファを介
して駆動されるため抵抗Ｒに電流を流して出力信号は“
１゛となり、したがつてＣＰＵ３Ｏが読み出したデータ
の第１ビットは“４ｒになる。一方、修正用ＲＯＭが実
装されていない場合一は、修正用ＲＯＭ４ｌの先頭番地
を読み出しているときはデータバスが他のＲＯＭやＲＡ
Ｍ等で駆動されないで開放又は高インピーダンスになる
ため出力信号は０Ｖにブルダウンされで゜０゛になる。
したがつてこの場合にはＣＰＵ３Ｏが読み出したデータ
の第１ビットぱ゜０゛となる。上記のごとく、修正用Ｒ
ＯＭに該当する番地の先頭番地のデータの第１ビットが
“゜１゛であれば、修正用ＲＯＭが実装されており、゜
゜０゛であれば実装されていないことになる。したがつ
てデータの第１ビットをチェックすれば修正用ＲＯＭが
実装されているか否かを判定することが出来る。尚、抵
抗Ｒを電源のプラス側に接続し、修正用ＪＲＯＭのデー
タを４６０″にしておいても同様に判断できる。なお判
定の信頼度を上げるため、複数のビットについてチェッ
クするようにしてもよい。
の第１ビットぱ゜０゛となる。上記のごとく、修正用Ｒ
ＯＭに該当する番地の先頭番地のデータの第１ビットが
“゜１゛であれば、修正用ＲＯＭが実装されており、゜
゜０゛であれば実装されていないことになる。したがつ
てデータの第１ビットをチェックすれば修正用ＲＯＭが
実装されているか否かを判定することが出来る。尚、抵
抗Ｒを電源のプラス側に接続し、修正用ＪＲＯＭのデー
タを４６０″にしておいても同様に判断できる。なお判
定の信頼度を上げるため、複数のビットについてチェッ
クするようにしてもよい。
次に第４図及び第５図は本発明の他の実施例図である。
この実施例においては、第４図に示すごとく、出力回路
６０の出力のうちの一つの出力信号７１を抵抗Ｒを介し
てバス８０内のデータバスの第１ビット８１に接続して
おく。そして第５図のフローチャートに示す演算処理を
行なう。
６０の出力のうちの一つの出力信号７１を抵抗Ｒを介し
てバス８０内のデータバスの第１ビット８１に接続して
おく。そして第５図のフローチャートに示す演算処理を
行なう。
まず、出力回路６０の出力信号７１を“１゛にし、その
ときの修正用ＲＯＭに該当する所定の番地、例えば先頭
番地のデータを読み込み、データの第１ビットが“゜１
゛か否かを判定する。
ときの修正用ＲＯＭに該当する所定の番地、例えば先頭
番地のデータを読み込み、データの第１ビットが“゜１
゛か否かを判定する。
次に出力信号７１を゜“０゛にし、そのときの修正用Ｒ
Ｏｒ・１の先頭番地のデータを読み込み、データの第１
ビットが“０゛か否かを判別する。修正用ＲＯＭが実装
されていれば、ＣＰＵが読み込むデータは、出力信号７
１の値に拘りなく、修正用ＲＯＭの該当番地に記憶され
ていた値となるので、“゜１゛又は“゜０゛のままであ
る。一方、修正用ＲＯＭが実装されていなければ、ＣＰ
Ｕが読み込むデータは、出力信号４１の値と常に等しく
なるように変化する。したがつて第５図の２回のチェッ
クで２回共ＹＥＳの場合、すなわち読み出したデータと
出力信号７１の値とが常に等しい場合は修正用ＲＯＭが
実装されていないことを示し、逆に２回のチェックのう
ちのいずれか一方が０Ｎの場合、すなわち読み出したデ
ータと出力信号７１の値とが異なることがあれば修正用
ＲＯＭが実装されていることを示す。
Ｏｒ・１の先頭番地のデータを読み込み、データの第１
ビットが“０゛か否かを判別する。修正用ＲＯＭが実装
されていれば、ＣＰＵが読み込むデータは、出力信号７
１の値に拘りなく、修正用ＲＯＭの該当番地に記憶され
ていた値となるので、“゜１゛又は“゜０゛のままであ
る。一方、修正用ＲＯＭが実装されていなければ、ＣＰ
Ｕが読み込むデータは、出力信号４１の値と常に等しく
なるように変化する。したがつて第５図の２回のチェッ
クで２回共ＹＥＳの場合、すなわち読み出したデータと
出力信号７１の値とが常に等しい場合は修正用ＲＯＭが
実装されていないことを示し、逆に２回のチェックのう
ちのいずれか一方が０Ｎの場合、すなわち読み出したデ
ータと出力信号７１の値とが異なることがあれば修正用
ＲＯＭが実装されていることを示す。
この実施例の場合には、修正用ＲＯＭに識別用の特別な
データを予め記憶させておく必要がないという利点があ
る。
データを予め記憶させておく必要がないという利点があ
る。
なお上記の実施例は、ＲＯＭの一部を修正する修正用Ｒ
ＯＭが実装されているか否かを判別する場合を例示した
が、他のメモリ（例えばＲＡＭ）が実装されているか否
かを判別することも同様に可能である。
ＯＭが実装されているか否かを判別する場合を例示した
が、他のメモリ（例えばＲＡＭ）が実装されているか否
かを判別することも同様に可能である。
また、例えば、プログラマブルＲＯＭからマスクＲＯＭ
を作つた時に、その内容が一致するかどうかをチェック
する場合などのようにＣＰＵが、番地の異なる２種類の
ＲＯＭ（ＲＯＭ−ＡとＲＯＭ一Ｂ）の内容を比較チェッ
クするような場合にも本発明の方法を適用できる。
を作つた時に、その内容が一致するかどうかをチェック
する場合などのようにＣＰＵが、番地の異なる２種類の
ＲＯＭ（ＲＯＭ−ＡとＲＯＭ一Ｂ）の内容を比較チェッ
クするような場合にも本発明の方法を適用できる。
例えば、ＲＯＭ−Ａは葎バイトのマスクＲＯＭであり、
２０００〜ＩＦＦに割付けられ、ＲＯＭ−Ｂは１Ｋバイ
トのプログラマブルＲＯＭ４個で３０００〜３ＦＦＦ番
地に割付けられている場合と、ボバイトのプログラマブ
ルＲＯＭ２個で４０００〜４ＦＦＦ番地に割付けられて
いる場合と、４ＫバイトのプログラマブルＲＯＭｌ個で
５０００−５Ｆ′ＦＦ番地に割付けられている場合との
３種があり、ＲＯＭ−Ｂについては、それぞれ別な番地
に、どれでも実装できるようになつており、どれが実装
されているかによつて、ＲＯＭ−Ａの内容と比較するデ
ータの番地が異なるような場合において、それぞれ３０
００１４００へ５００幡地の修正用をチェックすること
により、この番地にＲＯＭ−Ｂが実装されているかをＣ
ＰＵが自動的に判別し、ＲＯＭ−Ａの内容と比較チェッ
クする番地をＣＰＵが自動的に選ぶようなことができる
。
２０００〜ＩＦＦに割付けられ、ＲＯＭ−Ｂは１Ｋバイ
トのプログラマブルＲＯＭ４個で３０００〜３ＦＦＦ番
地に割付けられている場合と、ボバイトのプログラマブ
ルＲＯＭ２個で４０００〜４ＦＦＦ番地に割付けられて
いる場合と、４ＫバイトのプログラマブルＲＯＭｌ個で
５０００−５Ｆ′ＦＦ番地に割付けられている場合との
３種があり、ＲＯＭ−Ｂについては、それぞれ別な番地
に、どれでも実装できるようになつており、どれが実装
されているかによつて、ＲＯＭ−Ａの内容と比較するデ
ータの番地が異なるような場合において、それぞれ３０
００１４００へ５００幡地の修正用をチェックすること
により、この番地にＲＯＭ−Ｂが実装されているかをＣ
ＰＵが自動的に判別し、ＲＯＭ−Ａの内容と比較チェッ
クする番地をＣＰＵが自動的に選ぶようなことができる
。
こうすると、比較するＲＯＭ−Ｂをその構成に応じて、
別なソケットに差し込むだけで自動的にチェックできる
。
別なソケットに差し込むだけで自動的にチェックできる
。
以上説明したごとく本発明によれば、外部から特別な識
別信号を与えることなしに、コンピュータ内部でメモリ
の実装の有無を識別することが出来るので装置が簡略化
されるという効果がある。
別信号を与えることなしに、コンピュータ内部でメモリ
の実装の有無を識別することが出来るので装置が簡略化
されるという効果がある。
第１図は本発明を適用するコンピュータを用いた制御装
置の一例図、第２〜５図はそれぞれ本発明の実施例図で
ある。 符号の説明、１０・・・・・・入力信号、１１・・・・
・・識別信号、２０・・・・・・入力回路、３０・・・
・・・ＣＰＵｌ４Ｏ・・・・・・ＲＯＭｌ４ｌ・・・・
・・修正用ＲＯＭｌ５Ｏ・・・・・・ＲＡｒ！４、６０
・・・・・・出力回路、７０，７１・・・・・・出力信
号、８０・・・・・・バス、８１・・・・・・データバ
スの第１ビット。
置の一例図、第２〜５図はそれぞれ本発明の実施例図で
ある。 符号の説明、１０・・・・・・入力信号、１１・・・・
・・識別信号、２０・・・・・・入力回路、３０・・・
・・・ＣＰＵｌ４Ｏ・・・・・・ＲＯＭｌ４ｌ・・・・
・・修正用ＲＯＭｌ５Ｏ・・・・・・ＲＡｒ！４、６０
・・・・・・出力回路、７０，７１・・・・・・出力信
号、８０・・・・・・バス、８１・・・・・・データバ
スの第１ビット。
Claims (1)
- １ コンピュータにおいて、データバスの所定のビット
を抵抗を介してコンピュータの出力回路に接続し、出力
回路に“１”を出力させた場合と“０”を出力させた場
合との各々の場合にメモリの所定の番地をアクセスし、
そのときの上記所定のビットの信号が上記二つの場合の
両方とも出力回路の出力と一致した場合はメモリが実装
されていないと識別し、上記二つの場合の一方で上記所
定ビットの信号と出力回路の出力とが異なつた場合はメ
モリが実装されていると識別することを特徴とするメモ
リの識別方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56002063A JPS6055857B2 (ja) | 1981-01-12 | 1981-01-12 | メモリの識別方法 |
| US06/338,647 US4488257A (en) | 1981-01-12 | 1982-01-11 | Method for confirming incorporation of a memory into microcomputer system |
| DE3200626A DE3200626C2 (de) | 1981-01-12 | 1982-01-12 | Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56002063A JPS6055857B2 (ja) | 1981-01-12 | 1981-01-12 | メモリの識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57117187A JPS57117187A (en) | 1982-07-21 |
| JPS6055857B2 true JPS6055857B2 (ja) | 1985-12-06 |
Family
ID=11518878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56002063A Expired JPS6055857B2 (ja) | 1981-01-12 | 1981-01-12 | メモリの識別方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4488257A (ja) |
| JP (1) | JPS6055857B2 (ja) |
| DE (1) | DE3200626C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136743U (ja) * | 1986-02-15 | 1987-08-28 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155642A (en) * | 1981-03-23 | 1982-09-25 | Nissan Motor Co Ltd | Computer capable of using correcting memory |
| US4787060A (en) * | 1983-03-31 | 1988-11-22 | Honeywell Bull, Inc. | Technique for determining maximum physical memory present in a system and for detecting attempts to access nonexistent memory |
| DE3419559A1 (de) * | 1984-05-25 | 1985-11-28 | Robert Bosch Gmbh, 7000 Stuttgart | Steuervorrichtung fuer funktionen im kraftfahrzeug |
| DE3419727A1 (de) * | 1984-05-26 | 1985-11-28 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur klopfregelung von brennkraftmaschinen |
| DE3518964A1 (de) * | 1985-05-25 | 1986-11-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges |
| JPH0746329B2 (ja) * | 1986-04-09 | 1995-05-17 | 株式会社日立製作所 | マイクロコンピユ−タ装置 |
| GB2320592B (en) * | 1996-12-20 | 2002-02-13 | Thomson Multimedia Sa | Updating software in a microprocessor controlled appliance |
| JPH1139212A (ja) * | 1997-07-17 | 1999-02-12 | Mitsubishi Electric Corp | マイクロコンピュータ |
| CN112259137B (zh) * | 2020-11-02 | 2023-05-23 | 海光信息技术股份有限公司 | 内存运算电路及芯片结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898631A (en) * | 1973-12-13 | 1975-08-05 | Ibm | Storage indicator |
| US4030080A (en) * | 1974-01-07 | 1977-06-14 | Texas Instruments Incorporated | Variable module memory |
| JPS54139443A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Information processor |
| JPS55153188A (en) * | 1979-05-17 | 1980-11-28 | Mitsubishi Electric Corp | Memory unit |
-
1981
- 1981-01-12 JP JP56002063A patent/JPS6055857B2/ja not_active Expired
-
1982
- 1982-01-11 US US06/338,647 patent/US4488257A/en not_active Expired - Lifetime
- 1982-01-12 DE DE3200626A patent/DE3200626C2/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136743U (ja) * | 1986-02-15 | 1987-08-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57117187A (en) | 1982-07-21 |
| DE3200626A1 (de) | 1982-12-23 |
| US4488257A (en) | 1984-12-11 |
| DE3200626C2 (de) | 1990-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802347A (en) | Emulator with function for detecting illegal access to special function register | |
| JPS6055857B2 (ja) | メモリの識別方法 | |
| JPS60134351A (ja) | 待行列の登録および誤動作検出方式 | |
| KR920002829B1 (ko) | 메모리 액세스 제어 시스템 | |
| JP3344432B2 (ja) | 情報処理装置 | |
| JP2962247B2 (ja) | インサーキットエミュレータ | |
| JPS5933551A (ja) | オペランド重複検出回路 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPH10307760A (ja) | コンフィギュレーションｒｏｍの検査方法及び装置 | |
| JPH0387936A (ja) | 計算機の異常検出回路 | |
| JP2706082B2 (ja) | アドレスバス制御方法 | |
| JPS6227855A (ja) | 初期プログラム・ロ−デイング固定記憶装置削除方式 | |
| JPS59123054A (ja) | イニシアル検出方式 | |
| EP0423735A2 (en) | Microprocessor having parity check function | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| JPS62172457A (ja) | バス接続装置 | |
| JP2002304329A (ja) | 半導体装置 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS63255751A (ja) | メインメモリ容量自動検出装置 | |
| JPS62235621A (ja) | リセツト判別回路 | |
| JPS6175441A (ja) | アドレス履歴記憶装置 | |
| JPH05189264A (ja) | １チップマイクロコンピュータ | |
| JPH10161965A (ja) | アドレス割り当て装置、及びアドレス割り当て方法 | |
| JP2003330813A (ja) | チェックサムによる自動エラーチェックを行うプログラム及びそれをインストールしたマイクロプロセッサシステム |