JPS60244648A - 自動車用制御装置 - Google Patents
自動車用制御装置Info
- Publication number
- JPS60244648A JPS60244648A JP9748884A JP9748884A JPS60244648A JP S60244648 A JPS60244648 A JP S60244648A JP 9748884 A JP9748884 A JP 9748884A JP 9748884 A JP9748884 A JP 9748884A JP S60244648 A JPS60244648 A JP S60244648A
- Authority
- JP
- Japan
- Prior art keywords
- data
- group
- address
- normal
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロコンピュータを用いて車載機器を制
御する自動車用制御装置に関し、特にメモリの記憶内容
（制御プログラム又はデータ）が破壊された場合に備え
てのハックアップ技術に関する。
御する自動車用制御装置に関し、特にメモリの記憶内容
（制御プログラム又はデータ）が破壊された場合に備え
てのハックアップ技術に関する。
〈従来の技術）
マイクロコンピュータを用いて、各種車載機器、例えば
エンジンの制御（燃料供給量１点火時期。
エンジンの制御（燃料供給量１点火時期。
アイドル回転数等の制御）を行う場合、メモリに記憶さ
れた制御プログラム又はデータに対し、十分な信頼性が
要求される。
れた制御プログラム又はデータに対し、十分な信頼性が
要求される。
メモリのうち、マスクＲＯＭは製造時に記憶内容も回路
として組込むもので、ユーザによる書込みは不能である
が、その記憶内容は消えることがなく、信頼性は極めて
高い。これに対し、ＢＰ−ＲＯＭやＥＥＰ−ＲＯＭは電
気的に記憶内容を書込んで用いるが、紫外線（Ｘ線や中
性子などを含む）又は電気信号によって記憶内容を消去
することが可能で、再書込みも可能である。
として組込むもので、ユーザによる書込みは不能である
が、その記憶内容は消えることがなく、信頼性は極めて
高い。これに対し、ＢＰ−ＲＯＭやＥＥＰ−ＲＯＭは電
気的に記憶内容を書込んで用いるが、紫外線（Ｘ線や中
性子などを含む）又は電気信号によって記憶内容を消去
することが可能で、再書込みも可能である。
そこで、一般に、制御プログラムは信頼性の高いマスク
ＲＯＭに記憶させ、仕様変更等により書換える必要性の
高いマツプ等のデータは、ＥＰ−ＲＯＭやＥＥＰ−ＲＯ
Ｍ記憶させると共に、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭに
通常の使用状態で紫外線や電気信号が加わらないように
して、記憶内容が変わらないようにしている。
ＲＯＭに記憶させ、仕様変更等により書換える必要性の
高いマツプ等のデータは、ＥＰ−ＲＯＭやＥＥＰ−ＲＯ
Ｍ記憶させると共に、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭに
通常の使用状態で紫外線や電気信号が加わらないように
して、記憶内容が変わらないようにしている。
〈発明が解決しようとする問題点〉
しかし、ＢＰ−ＲＯＭやＥＥＰ−ＲＯＭを用いて、万一
データが自然に変更された場合、異常データによって制
御されることになり、正常な動作ができな（なる。
データが自然に変更された場合、異常データによって制
御されることになり、正常な動作ができな（なる。
また、このことはＥＰ−ＲＯＭやＥＥＰ−ＲＯＭのみな
らず、マスクＲＯＭ等についても程度の差こそあれ考え
られることである。
らず、マスクＲＯＭ等についても程度の差こそあれ考え
られることである。
〈問題点を解決するための手段〉
本発明は上記の問題点を解決するため、第１図に示すよ
うに、制御プログラム又はデータ記憶用のメモリに、同
一内容の制御プログラム又はデータ群を複数個記憶させ
る一方、制御プログラムの実行に先立って、前記メモリ
内の制御プログラム又はデータ群をチェックする手段と
、チェックにより正常と判定された制御プログラム又は
データ群を使用する状態に切換える手段とを設り、更に
チェックにより全ての制御プログラム又はデータ群が異
常と判定されたときにそれを表示する手段を設けるよう
にした。
うに、制御プログラム又はデータ記憶用のメモリに、同
一内容の制御プログラム又はデータ群を複数個記憶させ
る一方、制御プログラムの実行に先立って、前記メモリ
内の制御プログラム又はデータ群をチェックする手段と
、チェックにより正常と判定された制御プログラム又は
データ群を使用する状態に切換える手段とを設り、更に
チェックにより全ての制御プログラム又はデータ群が異
常と判定されたときにそれを表示する手段を設けるよう
にした。
く作用〉
すなわち、本発明では、制御プログラムの実行に先立っ
て、メモリ内に予め複数個作成した制御プログラム又は
データ群について、１つの群毎に記憶内容が変更されて
いるか否かのチェックを行い、正常（変更されていない
）ならば−その群の制御プログラム又はデータを用いて
制御し、跡常データを含む群が、ある場合は、正常な群
を探索してこれを用いるように切換え、常に正常な制御
を行わせる。また、全ての群が異常となることも考えら
れ、この場合には制御プログラムに移行しないので、車
は走行不能となるが、ドライバ及び修理工場の人にも故
障原因が判りにくいため、全ての群が異常と判定された
ときにはそれを表示して、修理等を容易にする。
て、メモリ内に予め複数個作成した制御プログラム又は
データ群について、１つの群毎に記憶内容が変更されて
いるか否かのチェックを行い、正常（変更されていない
）ならば−その群の制御プログラム又はデータを用いて
制御し、跡常データを含む群が、ある場合は、正常な群
を探索してこれを用いるように切換え、常に正常な制御
を行わせる。また、全ての群が異常となることも考えら
れ、この場合には制御プログラムに移行しないので、車
は走行不能となるが、ドライバ及び修理工場の人にも故
障原因が判りにくいため、全ての群が異常と判定された
ときにはそれを表示して、修理等を容易にする。
〈実施例〉
以下に本発明の詳細な説明する。
第２閏は制御装置を構成するマイクロコンピュータのシ
ステムブロック図である。図中１ばｃＰＵ、２はｏｓｃ
＜発振回路）、３はＲＡＭ、４はマスクＲＯＭ、５は
ＥＰ−ＲＯＭ、６はｌ１０（入出力回路）、７はアドレ
スデコーダである。また、Ａはアドレスバス（１６本）
用のボート、Ｄはデータバス（８本）用のボート、Ｓは
Ｒ／Ｗ信号等の制御バス（４本）用のボート、ｃｓはチ
ップセレクト信号用のボートを示している。
ステムブロック図である。図中１ばｃＰＵ、２はｏｓｃ
＜発振回路）、３はＲＡＭ、４はマスクＲＯＭ、５は
ＥＰ−ＲＯＭ、６はｌ１０（入出力回路）、７はアドレ
スデコーダである。また、Ａはアドレスバス（１６本）
用のボート、Ｄはデータバス（８本）用のボート、Ｓは
Ｒ／Ｗ信号等の制御バス（４本）用のボート、ｃｓはチ
ップセレクト信号用のボートを示している。
ここにおいて、ＣＰＵＩは、ｏｓｃ２がらのクロック信
号に同ｊｉＪｌ ｌ、っつ、マスクＲＯＭ４に記憶され
ている制御プログラムに従ってその命令を実行、すなわ
ち、Ｉ／？０６に入力される各種入力信号、及び、ＥＰ
−ＲＯ，Ｍ ５に記憶されているデータを基にして、演
算、処理を行い、その結果を′■１０６に送って、各種
機器の作動を制御する。尚、ＲＡＭ３は演算の中間結果
を一時記憶するためなどに用い、アドレスデコーダ７は
ＣＰＵＩが命令の読出しやデータの読出し及び書込み等
を行う時にアドレスを指定する際そのアドレスに暴づい
てＲＡＭ３．マスクＲＯＭ４．ＢＰ−ＲＯＭ５及びｌ１
０６のいずれか１つに対してチップセレクト信号を出力
するために用いる。
号に同ｊｉＪｌ ｌ、っつ、マスクＲＯＭ４に記憶され
ている制御プログラムに従ってその命令を実行、すなわ
ち、Ｉ／？０６に入力される各種入力信号、及び、ＥＰ
−ＲＯ，Ｍ ５に記憶されているデータを基にして、演
算、処理を行い、その結果を′■１０６に送って、各種
機器の作動を制御する。尚、ＲＡＭ３は演算の中間結果
を一時記憶するためなどに用い、アドレスデコーダ７は
ＣＰＵＩが命令の読出しやデータの読出し及び書込み等
を行う時にアドレスを指定する際そのアドレスに暴づい
てＲＡＭ３．マスクＲＯＭ４．ＢＰ−ＲＯＭ５及びｌ１
０６のいずれか１つに対してチップセレクト信号を出力
するために用いる。
第３図はシステムアドレスマツプである。尚、８ビツト
マイクロコンピユータで、アドレスバスは１６本、した
がってアドレス空間は６４にハイド （アドレス５ｏｏ
ｏｏ〜＄’ＦＦＦＦ、＄は１６進数であることを表す）
とする。
マイクロコンピユータで、アドレスバスは１６本、した
がってアドレス空間は６４にハイド （アドレス５ｏｏ
ｏｏ〜＄’ＦＦＦＦ、＄は１６進数であることを表す）
とする。
ここで、アドレス＄００００〜＄０ＯＦＦ（２５６バイ
ート）がＲＡＭ３に割当てられ、アドレス＄０１００が
ｌ１０６の選択用に割当てられ、アト°レス＄８０００
〜＄８３ＦＦ （ＩＫバイト）がＥＰ−ＲＯＭ５に割当
てられ、アドレス＄Ｃ０００〜＄ＦＦＦＦ（１６にバイ
ト）がマスクＲＯＭ４に割当てられている。
ート）がＲＡＭ３に割当てられ、アドレス＄０１００が
ｌ１０６の選択用に割当てられ、アト°レス＄８０００
〜＄８３ＦＦ （ＩＫバイト）がＥＰ−ＲＯＭ５に割当
てられ、アドレス＄Ｃ０００〜＄ＦＦＦＦ（１６にバイ
ト）がマスクＲＯＭ４に割当てられている。
但し、ＥＰ、−ＲＯＭ５は４にバイトのメモリ容量を有
し、第４図に示すように、チップ内アドレス（下位１２
ビツトアドレス）で、＄０００〜＄３ＦＦ、＄４００〜
＄７ＦＦ、＄８００〜＄ Ｂ Ｆ Ｆ。
し、第４図に示すように、チップ内アドレス（下位１２
ビツトアドレス）で、＄０００〜＄３ＦＦ、＄４００〜
＄７ＦＦ、＄８００〜＄ Ｂ Ｆ Ｆ。
＄０００〜＄ＦＦＦの各エリアに、ＩＫハイドずつ同一
内容のデータ群を４個記憶させである。
内容のデータ群を４個記憶させである。
第５図はアドレスビットマツプである。
ＲＡＭ３については、上位８ビツトをチップセレクト用
に使用し、ｏｏｏｏ ｏｏｏｏのときＲＡＭ３が選択さ
れるようにしてあり、下位８ビツトをチップ内アドレス
の指定用に使用する。
に使用し、ｏｏｏｏ ｏｏｏｏのときＲＡＭ３が選択さ
れるようにしてあり、下位８ビツトをチップ内アドレス
の指定用に使用する。
ｌ１０６については、１６ビツトの全てをチップセレク
ト用に使用し、０００００００１００００００００のと
きｌ１０６が選択されるようにしである。
ト用に使用し、０００００００１００００００００のと
きｌ１０６が選択されるようにしである。
ＢＰ−ＲＯＭ５については、上位４ビツトをチップセレ
クト用に使用し、１０００のときＥＰ−ＲＯＭ５が選択
されるようにしてあり、下位１２ビツトをチップ内アド
レスの指定用に使用するが、下位１２ビツトのうち」ニ
イ立２ビット （ＸｚＸ＋。）をチップ内の第１〜第４
データ群の先頭アドレスの指定用とし、下位１０ビツト
を各データ群における先頭アドレスからの相対アドレス
の指定用としである。
クト用に使用し、１０００のときＥＰ−ＲＯＭ５が選択
されるようにしてあり、下位１２ビツトをチップ内アド
レスの指定用に使用するが、下位１２ビツトのうち」ニ
イ立２ビット （ＸｚＸ＋。）をチップ内の第１〜第４
データ群の先頭アドレスの指定用とし、下位１０ビツト
を各データ群における先頭アドレスからの相対アドレス
の指定用としである。
すなわち、第６図に示すように、ＣＰＵＩからの１６ビ
ツトアドレスのうち上位４ビツト（Ａ１．〜Δ１□）を
アドレスデコーダ７により判定して、それが１０００の
ときＥＰ−ＲＯＭ５に対しチップセレクト信号を送るよ
うにする一方、ｌ１０６から予め定めた先頭アドレス指
定用のＸＩ＋及びＸ１０信号をＥＰ−ＲＯＭ５のアドレ
スボー１・Ａ１１及びＡＩｏに送り、またＣＰＵ１から
の１６ビツトアドレスのうち下位１０ビツト（Ａ、 〜
Ａ、）をＥＰ−ＲＯＭ５のアドレスポー１−Ａ９〜Ａｏ
に送るようにしである。
ツトアドレスのうち上位４ビツト（Ａ１．〜Δ１□）を
アドレスデコーダ７により判定して、それが１０００の
ときＥＰ−ＲＯＭ５に対しチップセレクト信号を送るよ
うにする一方、ｌ１０６から予め定めた先頭アドレス指
定用のＸＩ＋及びＸ１０信号をＥＰ−ＲＯＭ５のアドレ
スボー１・Ａ１１及びＡＩｏに送り、またＣＰＵ１から
の１６ビツトアドレスのうち下位１０ビツト（Ａ、 〜
Ａ、）をＥＰ−ＲＯＭ５のアドレスポー１−Ａ９〜Ａｏ
に送るようにしである。
このように先頭アドレス指定用のＸ ＋ ＋ Ｘ ＋。
を予め定めてｌ１０６からＥＰ−ＲＯＭ５に送ることで
、ＣＰＵＩから＄８０００〜＄８３ＦＦの範囲でアドレ
スを指定したときに、Ｘ、、Ｘ、、の値によって、実質
的には＄８０００〜＄８３ＦＦ、＄８４００〜＄８７Ｆ
Ｆ、＄８８００〜＄８８ＦＦ。
、ＣＰＵＩから＄８０００〜＄８３ＦＦの範囲でアドレ
スを指定したときに、Ｘ、、Ｘ、、の値によって、実質
的には＄８０００〜＄８３ＦＦ、＄８４００〜＄８７Ｆ
Ｆ、＄８８００〜＄８８ＦＦ。
＄８ＣＯＯ〜＄８ＦＦＦの範囲のアドレス、ＥＰ−１？
’ＯＭ５のチップ内アドレスで、＄０００〜＄３ Ｆ
Ｆ、、＄ ４．００〜＄７ＦＦ、＄８００〜＄ＢＦＦ、
＄ＣＯＯ〜＄ＦＦＦの範囲でアドレスが指定されるよう
にしである。
’ＯＭ５のチップ内アドレスで、＄０００〜＄３ Ｆ
Ｆ、、＄ ４．００〜＄７ＦＦ、＄８００〜＄ＢＦＦ、
＄ＣＯＯ〜＄ＦＦＦの範囲でアドレスが指定されるよう
にしである。
マスクＲＯＭ４については、上位２ビツトをチップセレ
クト用に使用し、１１のときにマスクＲＯＭ４が選択さ
れるようにしてあり、下位１４ビツトをチップ内アドレ
スの指定用に使用する。
クト用に使用し、１１のときにマスクＲＯＭ４が選択さ
れるようにしてあり、下位１４ビツトをチップ内アドレ
スの指定用に使用する。
前述のＸ、、Ｘ、ｏの値は制御プログラムの実行に先立
ってチェックプログラムを実行することにより決定され
る。
ってチェックプログラムを実行することにより決定され
る。
すなわち、第７図に示すように、電源投入時に先ずチェ
ックプログラムを実行し、その後、制御プログラムの実
行に移るようにしである。尚、このチェックプログラム
はマスクＲＯＭ４に記憶させである。
ックプログラムを実行し、その後、制御プログラムの実
行に移るようにしである。尚、このチェックプログラム
はマスクＲＯＭ４に記憶させである。
チェックプログラムについて、第８図のフローチャート
によって説明する。
によって説明する。
電源投入後、ＳｌでＥ Ｐ−ＲＯＭ ５内の４個のデー
タ群の番号を表す変数Ｎを１にセットして、Ｓｌへ進む
。ＳｌでＮが１であるか否が判定し、Ｎ＝１の場合は、
Ｓ３でＸｚＸ＋ｏ＝００にセットし、Ｓ４でＢＰ−ＲＯ
Ｍデータチェックを行う。
タ群の番号を表す変数Ｎを１にセットして、Ｓｌへ進む
。ＳｌでＮが１であるか否が判定し、Ｎ＝１の場合は、
Ｓ３でＸｚＸ＋ｏ＝００にセットし、Ｓ４でＢＰ−ＲＯ
Ｍデータチェックを行う。
このＥ Ｐ −ＲＯＭデータチェックでは、ＣＰＵ１よ
り＄８０００〜＄８３ＦＦのアドレスを順次指定して対
応するアドレスのデータを取出し、その内容をチェック
する。
り＄８０００〜＄８３ＦＦのアドレスを順次指定して対
応するアドレスのデータを取出し、その内容をチェック
する。
この際、Ｘ ＋ ＋ Ｘ ＋。−〇〇にセ・ノドされて
いる場合は、ＥＰ−ＲＯＭ５のチップ内アドレスで＄０
００〜＄３ＦＦのデータ、ずなわも第１データ群の各デ
ータが取出される。
いる場合は、ＥＰ−ＲＯＭ５のチップ内アドレスで＄０
００〜＄３ＦＦのデータ、ずなわも第１データ群の各デ
ータが取出される。
データのチェックは、特開昭５５−１２８６４１号公報
に記載されているように、種々の方法が考えられるが、
例えば、ＥＰ、−ＲＯＭ５内の各データ群の中に、それ
らのデータの加算値（加算値の下位８ビツトでよい）を
予め用意しておき、順次アドレスを指定して取出したデ
ータを加算して、その結果を予め記憶させである加算値
と比較することにより行う。そして、それらが一致する
場合はデータが変更されていないものと判断し、一致し
ない場合は、データの少なくとも一部が変更されてしま
ったものと判断する。
に記載されているように、種々の方法が考えられるが、
例えば、ＥＰ、−ＲＯＭ５内の各データ群の中に、それ
らのデータの加算値（加算値の下位８ビツトでよい）を
予め用意しておき、順次アドレスを指定して取出したデ
ータを加算して、その結果を予め記憶させである加算値
と比較することにより行う。そして、それらが一致する
場合はデータが変更されていないものと判断し、一致し
ない場合は、データの少なくとも一部が変更されてしま
ったものと判断する。
第１データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、Ｘ １１ Ｘ
１ ｏ〜００の状態に保持されるから、制御プに１グ
ラムの実行時には第１データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、Ｘ １１ Ｘ
１ ｏ〜００の状態に保持されるから、制御プに１グ
ラムの実行時には第１データ群のデータが使用される。
第１データ群のチェックの結果がＮＧであれば、Ｓ５か
ら３６へ進んで、Ｎを１アツプ、すなわちＮ ＝゛２
にセットし、Ｓ２へ戻る。このときは、Ｓ２を経て、Ｓ
７から３８へ進み、Ｘ ｚ Ｘ ＋ｏ＝ ０１にセット
し、Ｓ４でＥＰ−ＲＯＭデータチェックを行う。
ら３６へ進んで、Ｎを１アツプ、すなわちＮ ＝゛２
にセットし、Ｓ２へ戻る。このときは、Ｓ２を経て、Ｓ
７から３８へ進み、Ｘ ｚ Ｘ ＋ｏ＝ ０１にセット
し、Ｓ４でＥＰ−ＲＯＭデータチェックを行う。
この際は、ＣＰＵＩよりＳ８０００〜＄８３ＦＦのアド
レスを順次指定すると、Ｘ、Ｘ＋ｏ＝０１であるので、
Ｅ Ｉ） −ＲＯＭ ５のチップ内アドレスで＄４００
〜＄７ＦＦのデータ、すなわち第２データ群の各データ
が取出され、チェックされる。
レスを順次指定すると、Ｘ、Ｘ＋ｏ＝０１であるので、
Ｅ Ｉ） −ＲＯＭ ５のチップ内アドレスで＄４００
〜＄７ＦＦのデータ、すなわち第２データ群の各データ
が取出され、チェックされる。
第２データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、ＸＩＩＸｔｏ
＝０１の状態に保持されるから、制御プログラムの実行
時には第２データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、ＸＩＩＸｔｏ
＝０１の状態に保持されるから、制御プログラムの実行
時には第２データ群のデータが使用される。
第２データ群のチェ７りの結果がＮＧであれば、Ｓ５か
ら８６へ進んでＮを１アツプ、ずなわちＮ−３として、
Ｓ２へ戻る。このときは、３２．Ｓ７を経て、Ｓ９から
５１０へ進み、Ｘ、、Ｘ、。−１０にセットし、Ｓ４で
ＥＰ−ＲＯＭデータチェックを行う。
ら８６へ進んでＮを１アツプ、ずなわちＮ−３として、
Ｓ２へ戻る。このときは、３２．Ｓ７を経て、Ｓ９から
５１０へ進み、Ｘ、、Ｘ、。−１０にセットし、Ｓ４で
ＥＰ−ＲＯＭデータチェックを行う。
この際は、ＣＰＵＩよりＳ８０００〜＄８３ＦＦのアド
レスを順次指定すると、ＸｚＸ＋ｏ＝ １０であるので
、ＥＰ−ＲＯＭ５のチップ内アドレスでＳ８００〜＄Ｂ
ＦＦのデータ、すなわち第３データ群の各データが取出
され、チェックされる。
レスを順次指定すると、ＸｚＸ＋ｏ＝ １０であるので
、ＥＰ−ＲＯＭ５のチップ内アドレスでＳ８００〜＄Ｂ
ＦＦのデータ、すなわち第３データ群の各データが取出
され、チェックされる。
第３データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、Ｘ＋＋Ｘ＋ｏ
＝１０の状態に保持されるから、制御プロゲラｌ、の実
行時には第３データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、Ｘ＋＋Ｘ＋ｏ
＝１０の状態に保持されるから、制御プロゲラｌ、の実
行時には第３データ群のデータが使用される。
第３データ群のチェックの結果がＮＧであれば、Ｓ５か
ら３６へ進んでＮを１アツプ、すなわちＮ−４として、
Ｓ２へ戻る。このときば、Ｓ２．Ｓ７、Ｓ９を経て、Ｓ
ｌｌから３１２へ進み、Ｘ １１ Ｘ ＋ 。
ら３６へ進んでＮを１アツプ、すなわちＮ−４として、
Ｓ２へ戻る。このときば、Ｓ２．Ｓ７、Ｓ９を経て、Ｓ
ｌｌから３１２へ進み、Ｘ １１ Ｘ ＋ 。
−１１にセントし、Ｓ４でＥＰ−ＲＯＭデータチェック
を行う。
を行う。
この際は、ＣＰｔＪ １よりＳ８０（１０〜＄８３ＦＦ
のアドレスを順次指定すると、Ｘ＋＋Ｘ＋ｏ＝ｌ ｌで
あるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄００
０〜＄ＦＦＦのデータ、すなわち第４データ群の各デー
タが取出され、チェックされる。
のアドレスを順次指定すると、Ｘ＋＋Ｘ＋ｏ＝ｌ ｌで
あるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄００
０〜＄ＦＦＦのデータ、すなわち第４データ群の各デー
タが取出され、チェックされる。
第４データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、Ｘ ＋ ＋
Ｘ ＋。−１１の状態に保持されるから、制御プログラ
ムの実行時には第４データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、Ｘ ＋ ＋
Ｘ ＋。−１１の状態に保持されるから、制御プログラ
ムの実行時には第４データ群のデータが使用される。
このようにすることで、異常データ群を含む群があって
も、正常なデータ群を探して、常に正常な制御ができる
。
も、正常なデータ群を探して、常に正常な制御ができる
。
また、データを取出す場合、制御プログラム中のアドレ
スを変更することなく、同一アドレスで、正常なデータ
を取出すことが可能である。
スを変更することなく、同一アドレスで、正常なデータ
を取出すことが可能である。
一方、第４データ群のチェックの結果がＮＧであれば、
Ｓ５から８６へ進んでＮを１アンプ、すなわちＮ＝５と
して、Ｓ２へ戻る。このときは、３２、Ｓ７．Ｓ９．Ｓ
ｌｌを経て、Ｓ１３へ進み、表示を行った後、停止する
。すなわち、第２Ｍでｌ１０６からの出）ｊにより表示
器８を作動させ、この後に停止する。
Ｓ５から８６へ進んでＮを１アンプ、すなわちＮ＝５と
して、Ｓ２へ戻る。このときは、３２、Ｓ７．Ｓ９．Ｓ
ｌｌを経て、Ｓ１３へ進み、表示を行った後、停止する
。すなわち、第２Ｍでｌ１０６からの出）ｊにより表示
器８を作動させ、この後に停止する。
このように、第１〜第４データ群のいずれもが異常の場
合は制御プログラムへ移行することなく停止するが、停
止原因をドライバや修理工場の人に知らせるため、表示
器８、例えば発光ダイオード等を点灯させる。
合は制御プログラムへ移行することなく停止するが、停
止原因をドライバや修理工場の人に知らせるため、表示
器８、例えば発光ダイオード等を点灯させる。
尚、この実施例は、ＢＰ−ＲＯＭ内のデータ（プログラ
ムを除く）のバックアップを行う場合についてのみ示し
ているが、本発明はＥＰ−ＲＯＭ以外のプログラマブル
ＲＯＭ、マスクＲＯＭ、更にはＲＡＭに対しても適用で
き、又プログラムのバンクアップについても適用できる
。
ムを除く）のバックアップを行う場合についてのみ示し
ているが、本発明はＥＰ−ＲＯＭ以外のプログラマブル
ＲＯＭ、マスクＲＯＭ、更にはＲＡＭに対しても適用で
き、又プログラムのバンクアップについても適用できる
。
〈発明の効果〉
以上説明したように本発明によれば、メモリ内に同一内
容の制御プログラム又はデータ群を複数個設けて、１つ
の群毎にその内容をチェックし、異常データを含む群が
ある場合は正常な群を使用するよう切換えるようにした
ため、常に正常な制御プログラム又はデータ群を使用し
て制御でき、車＠機器の制御の信頼性が一段と向上し、
重大故障や事故を未然に防ぐことができる。また、チェ
ックの結果全ての群が異常の場合はそれを表示するよう
にしたため、停止原因が早くわかり、修理も容易となる
。
容の制御プログラム又はデータ群を複数個設けて、１つ
の群毎にその内容をチェックし、異常データを含む群が
ある場合は正常な群を使用するよう切換えるようにした
ため、常に正常な制御プログラム又はデータ群を使用し
て制御でき、車＠機器の制御の信頼性が一段と向上し、
重大故障や事故を未然に防ぐことができる。また、チェ
ックの結果全ての群が異常の場合はそれを表示するよう
にしたため、停止原因が早くわかり、修理も容易となる
。
第１図は本発明の構成を示すブロック図、第２図〜第８
図は本発明の一実施例を示し、第２図はシステムブロッ
ク図、第３図はシステムアドレスマツプ図、第４図はＥ
Ｐ−ＲＯＭチップ内アドレスマツプ図、第５図はアドレ
スビットマツプ図、第６図ばＥ、Ｆ’−ＲＯＭの配線回
、第７図はフローチャート、第８図はチェックプログラ
ムのフローチャートである。 １・・・ＣＰＵ ３・・・ＲＡＭ ４・・・マスクＲＯ
Ｍ ５・・・ＥＰ−ＲＯＭ ６・・・Ｉｌｏ ７・・・
アドレスデコーダ ８・・・表示器 第３図 アドレス 第４図 第６図 第７図
図は本発明の一実施例を示し、第２図はシステムブロッ
ク図、第３図はシステムアドレスマツプ図、第４図はＥ
Ｐ−ＲＯＭチップ内アドレスマツプ図、第５図はアドレ
スビットマツプ図、第６図ばＥ、Ｆ’−ＲＯＭの配線回
、第７図はフローチャート、第８図はチェックプログラ
ムのフローチャートである。 １・・・ＣＰＵ ３・・・ＲＡＭ ４・・・マスクＲＯ
Ｍ ５・・・ＥＰ−ＲＯＭ ６・・・Ｉｌｏ ７・・・
アドレスデコーダ ８・・・表示器 第３図 アドレス 第４図 第６図 第７図
Claims (1)
- マイクロコンピュータを用いて車載機器を制御する自動
車用制御装置において、制御プログラム又はデータ記憶
用のメモリに、同一内容の制御プログラム又はデータ群
を複数個記憶させる一方、制御プログラムの実行に先立
って、前記メモリ内の制御ブ１コグラム又はデータ群を
チェックする手段と、チェックにより正常と判定された
制御プログラム又はデータ群を使用する状態に切換える
手段と、チェックにより全ての制御プログラム又はデー
タ群が異常と判定されたときにそれを表示する手段とを
設けたことを特徴とする自動車用制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748884A JPS60244648A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748884A JPS60244648A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244648A true JPS60244648A (ja) | 1985-12-04 |
Family
ID=14193657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9748884A Pending JPS60244648A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288867U (ja) * | 1988-12-28 | 1990-07-13 | ||
| JPH06227330A (ja) * | 1993-02-05 | 1994-08-16 | Yazaki Corp | 車両部品のメンテナンス警報装置 |
| JP2014201092A (ja) * | 2013-04-01 | 2014-10-27 | アスモ株式会社 | 開閉部材制御装置 |
-
1984
- 1984-05-17 JP JP9748884A patent/JPS60244648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288867U (ja) * | 1988-12-28 | 1990-07-13 | ||
| JPH06227330A (ja) * | 1993-02-05 | 1994-08-16 | Yazaki Corp | 車両部品のメンテナンス警報装置 |
| JP2014201092A (ja) * | 2013-04-01 | 2014-10-27 | アスモ株式会社 | 開閉部材制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0440732B2 (ja) | ||
| US4550278A (en) | Control device | |
| US5428768A (en) | System for checking comparison check function of information processing apparatus | |
| JPS60244648A (ja) | 自動車用制御装置 | |
| JPS60244650A (ja) | 自動車用制御装置 | |
| JP3296043B2 (ja) | 車両用電子制御装置 | |
| US6115665A (en) | Memory efficient computer system and method for controlling an automotive ignition system | |
| JPS60244649A (ja) | 自動車用制御装置 | |
| EP0827080B1 (en) | Mircrocomputer with selfdiagnostic unit | |
| JPS60244651A (ja) | 自動車用制御装置 | |
| JPS62168229A (ja) | システム構成自動認識処理方法 | |
| JP2758395B2 (ja) | 冗長回路付メモリｉｃのテスト装置 | |
| JPH045150B2 (ja) | ||
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPH0359740A (ja) | メモリ障害検出方式 | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPS6227421B2 (ja) | ||
| JPH0520089A (ja) | アセンブリ方式 | |
| JPS6120084A (ja) | 地図デ−タ記憶装置 | |
| JPH02208871A (ja) | 磁気ディスク装置の制御方式 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPS595313A (ja) | シ−ケンスコントロ−ラのモニタ装置 | |
| JPH0512071A (ja) | トレース回路 | |
| JPS62273691A (ja) | 電子機器 |