JPS60244649A - 自動車用制御装置 - Google Patents
自動車用制御装置Info
- Publication number
- JPS60244649A JPS60244649A JP9748984A JP9748984A JPS60244649A JP S60244649 A JPS60244649 A JP S60244649A JP 9748984 A JP9748984 A JP 9748984A JP 9748984 A JP9748984 A JP 9748984A JP S60244649 A JPS60244649 A JP S60244649A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control program
- group
- rom
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロコンピュータを用いて車載機器を制
御する自動車用制御装置に関し、特にメモリの記憶内容
（制御プログラム又はデータ）が破壊された場合に備え
てのハックアップ技術に関する。
御する自動車用制御装置に関し、特にメモリの記憶内容
（制御プログラム又はデータ）が破壊された場合に備え
てのハックアップ技術に関する。
（従来の技術〉
マイクロコンピュータを用いて、各種車載機器、例えば
エンジンの制御（燃料供給坦２点火時期。
エンジンの制御（燃料供給坦２点火時期。
アイドル回転数等の制御）を行う場合、ＲＯＭに記憶さ
れた制御プログラム又はデータに対し、十分な信幀性が
要求される。
れた制御プログラム又はデータに対し、十分な信幀性が
要求される。
ＲＯＭのうち、マスクＲＯＭは製造時に記憶内容も回路
として組込むもので、ユーザによる書込みは不能である
が、その記憶内容は消えることがなく、信顛性は極めて
高い。これに対し、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭは電
気的に記憶内容を書込んで用いるが、紫外線（Ｘ線や中
性子などを含む）又は電気信号によって記憶内容を消去
することが可能で、再書込みも可能である。
として組込むもので、ユーザによる書込みは不能である
が、その記憶内容は消えることがなく、信顛性は極めて
高い。これに対し、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭは電
気的に記憶内容を書込んで用いるが、紫外線（Ｘ線や中
性子などを含む）又は電気信号によって記憶内容を消去
することが可能で、再書込みも可能である。
そこで、一般に、制御プログラムは信頬性の高いマスク
ＲＯＭに記憶させ、仕様変更等により書換える必要性の
高いマツプ等のデータは、ＥＰ−ＲＯＭやＥ、ＥＰ−Ｒ
ＯＭ記憶させると共に、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭ
に通常の使用状態で紫外線や電気信号が加わらないよう
にして、記憶内容が変わらないようにしている。
ＲＯＭに記憶させ、仕様変更等により書換える必要性の
高いマツプ等のデータは、ＥＰ−ＲＯＭやＥ、ＥＰ−Ｒ
ＯＭ記憶させると共に、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭ
に通常の使用状態で紫外線や電気信号が加わらないよう
にして、記憶内容が変わらないようにしている。
〈発明が解決しようとする問題点〉
しかし、ＥＰ−ＲＯＭやＥＥＰ−ＲＯＭを用いて、万一
データが自然に変更された場合、異常データによって制
御されることになり、正常な動作がセきなくなる。
データが自然に変更された場合、異常データによって制
御されることになり、正常な動作がセきなくなる。
また、このことはＥＰ−ＲＯＭやＥＥＰ−ＲＯＭのみな
らず、マスクＲＯＭ等についても程度の差こそあれ考え
られることである。
らず、マスクＲＯＭ等についても程度の差こそあれ考え
られることである。
く問題点を解決するための手段〉
本発明は上記の問題点を解決するため、第１図に示すよ
うに、制御プログラム又はデータ記憶用のＲＯＭに、同
一内容の制御プログラム又はデータ群を複数個記憶させ
る一方、制御プログラムの実行に先立って、複数個の制
御プログラム又はデータ群のうち前回使用した制御プロ
ゲラ１、又はデータ群の識別値をＲＡＭから読出す手段
と、読出された識別値に対応する制御プログラム又はデ
ータ群から順に１つの群毎にその内容をチェックする手
段と、チェックによりその群が正常と判定されたときに
その制御プログラム又はデータ群を使用する状態に切換
える手段と、切換えた制御プログラム又はデータ群の識
別値をＲＡＭに書込む手段とを設けるようにした。
うに、制御プログラム又はデータ記憶用のＲＯＭに、同
一内容の制御プログラム又はデータ群を複数個記憶させ
る一方、制御プログラムの実行に先立って、複数個の制
御プログラム又はデータ群のうち前回使用した制御プロ
ゲラ１、又はデータ群の識別値をＲＡＭから読出す手段
と、読出された識別値に対応する制御プログラム又はデ
ータ群から順に１つの群毎にその内容をチェックする手
段と、チェックによりその群が正常と判定されたときに
その制御プログラム又はデータ群を使用する状態に切換
える手段と、切換えた制御プログラム又はデータ群の識
別値をＲＡＭに書込む手段とを設けるようにした。
〈作用〉
すなわち、本発明では、制御プログラムの実行に先立っ
て、ＲＯＭ内に予め複数個作成した制御プログラム又は
データ群について、１つの群毎に記憶内容が変更されて
いるか否かのチェックを行い、正常（変更されていない
）ならば、その群の制御プログラム又はデータを用いて
制御し、異常データを含む群がある場合は、正常な群を
探索してこれを用いるように切換え、常に正常な制御を
行う。
て、ＲＯＭ内に予め複数個作成した制御プログラム又は
データ群について、１つの群毎に記憶内容が変更されて
いるか否かのチェックを行い、正常（変更されていない
）ならば、その群の制御プログラム又はデータを用いて
制御し、異常データを含む群がある場合は、正常な群を
探索してこれを用いるように切換え、常に正常な制御を
行う。
そしてこの場合、チェックを常に１番目の群から順に行
うようにすると、前回１番目の群の異常が解かり、２番
目の群を使用していた場合でも、１番目の群からチェッ
クを行うため、制御プログラムに入るのに時間がかかり
、始動するのが遅くなるため、前回使用した群の識別値
（例えば番号）をＲＡ Ｍに記憶保持させておき、チェ
ック時にそれを読出してその群からチ、ｙ−’７りを開
始することで、チェック時間を短縮し、始動性を向上さ
せる。
うようにすると、前回１番目の群の異常が解かり、２番
目の群を使用していた場合でも、１番目の群からチェッ
クを行うため、制御プログラムに入るのに時間がかかり
、始動するのが遅くなるため、前回使用した群の識別値
（例えば番号）をＲＡ Ｍに記憶保持させておき、チェ
ック時にそれを読出してその群からチ、ｙ−’７りを開
始することで、チェック時間を短縮し、始動性を向上さ
せる。
〈実施例〉
以下に本発明の詳細な説明する。
第２図は制御装置を構成するマイクロコンピュータのシ
ステムブロック図である。図中１はＣＰＵ、２はＯ３Ｃ
（発振回路）、３はＲＡＭ、４はマスクＲＯＭ、５はＥ
Ｐ−ＲＯＭ、６はｌ１０（入出力回路）、７はアドレス
デコーダである。また、Ａはアドレスバス（１６本）用
のボート、Ｄはデータバス（８本）用のポート、ＳはＲ
／Ｗ信号等の制御バス（４本）用のポート、Ｃ８はチッ
プセレクト信号用のボートを示している。
ステムブロック図である。図中１はＣＰＵ、２はＯ３Ｃ
（発振回路）、３はＲＡＭ、４はマスクＲＯＭ、５はＥ
Ｐ−ＲＯＭ、６はｌ１０（入出力回路）、７はアドレス
デコーダである。また、Ａはアドレスバス（１６本）用
のボート、Ｄはデータバス（８本）用のポート、ＳはＲ
／Ｗ信号等の制御バス（４本）用のポート、Ｃ８はチッ
プセレクト信号用のボートを示している。
ここにおいて、ＣＰＵＩは、０３Ｃ２からのクロック信
号に同期しつ′つ、マスクＲＯＭ４に記憶されている制
御プログラムに従ってその命令を実行、すなわち、ｌ１
０６に入力される各種入力信号、及び、Ｅ、Ｐ−ＲＯＭ
５に記憶されているデータを基にして、演算、処理を行
い、その結果をｌ１０６に送って、各種機器の作動を制
御する。尚、ＲＡＭ３は演算の中間結果を一時記憶する
ためなどに用い、アドレスデコーダ７ばＣＰＵＩが命令
の読出しやデータの読出し及び書込み等を行う時にアド
レスを指定する際そのアドレスに基づいてＲＡＭ３．マ
スクＲＯＭ４．ＥＰ−ＲＯＭ５及びｌ１０６のいずれか
１つに対してチップセレクト信号を出力するために用い
る。
号に同期しつ′つ、マスクＲＯＭ４に記憶されている制
御プログラムに従ってその命令を実行、すなわち、ｌ１
０６に入力される各種入力信号、及び、Ｅ、Ｐ−ＲＯＭ
５に記憶されているデータを基にして、演算、処理を行
い、その結果をｌ１０６に送って、各種機器の作動を制
御する。尚、ＲＡＭ３は演算の中間結果を一時記憶する
ためなどに用い、アドレスデコーダ７ばＣＰＵＩが命令
の読出しやデータの読出し及び書込み等を行う時にアド
レスを指定する際そのアドレスに基づいてＲＡＭ３．マ
スクＲＯＭ４．ＥＰ−ＲＯＭ５及びｌ１０６のいずれか
１つに対してチップセレクト信号を出力するために用い
る。
第３図はシステムアドレスマツプである。尚、８ビツト
マイクロコンピユータで、アドレスバスは１６本、した
がってアドレス空間は６４にハイド（アドレス５ｏｏｏ
ｏ〜＄ＦＦＦＦ、’＄は１６進数であることを表す）と
する。
マイクロコンピユータで、アドレスバスは１６本、した
がってアドレス空間は６４にハイド（アドレス５ｏｏｏ
ｏ〜＄ＦＦＦＦ、’＄は１６進数であることを表す）と
する。
ここで、アドレス＄００００〜＄０ＯＦＦ （２５６ハ
イド）がＲＡＭ３に割当てられ、アドレス＄０１００が
ｌ１０６の選択用に割当てられ、アドレス＄８０００〜
＄８３ＦＦ （ＩＫバイト）がＥＰ−ＲＯＭ５に割当て
られ、アドレス＄ＣＯ００〜＄ＦＦＦＦ（１６にハイド
）がマスクＲＯＭ４に割当てられている。
イド）がＲＡＭ３に割当てられ、アドレス＄０１００が
ｌ１０６の選択用に割当てられ、アドレス＄８０００〜
＄８３ＦＦ （ＩＫバイト）がＥＰ−ＲＯＭ５に割当て
られ、アドレス＄ＣＯ００〜＄ＦＦＦＦ（１６にハイド
）がマスクＲＯＭ４に割当てられている。
但し、ＥＰ−ＲＯＭ５は４にバイトのメモリ容量を有し
、第４図に示すように、チップ内アドレス（下位１２ビ
ツトアドレス）で、＄０００〜＄３ＦＦ、＄４００〜＄
７ＦＦ、＄８００〜＄Ｂ１１Ｆ。
、第４図に示すように、チップ内アドレス（下位１２ビ
ツトアドレス）で、＄０００〜＄３ＦＦ、＄４００〜＄
７ＦＦ、＄８００〜＄Ｂ１１Ｆ。
＄０００〜＄ＦＦＦの各エリアに、ＩＫバイトずつ同一
内容のデータ群を４個記憶させである。
内容のデータ群を４個記憶させである。
第５図はアドレスビットマツプである。
ＲＡ Ｍ ３ ニついては、上位８ビツトをチップセレ
クト用に使用し、ｏｏｏｏ ｏｏｏｏ ノときＲＡＭ３
が選択されるようにしてあり、下位８ビツトをチップ内
アドレスの指定用に使用する。
クト用に使用し、ｏｏｏｏ ｏｏｏｏ ノときＲＡＭ３
が選択されるようにしてあり、下位８ビツトをチップ内
アドレスの指定用に使用する。
ｌ１０６については、１６ビノトの全てをチップセレク
ト用に使用し、０００００００１００００００００のと
きｌ１０６が選択されるようにしである。
ト用に使用し、０００００００１００００００００のと
きｌ１０６が選択されるようにしである。
ＥＰ −ＲＯＭ ５については、上位４ビツトをチップ
セレクト用に使用し、１０００のときＥＰ−ＲＯＭ５が
選択されるようにしてあり、下位１２ビツトをチップ内
アドレスの指定用に使用するが、下位１２ビ□ツトのう
ち上位２ビツト （ＸｚＸ＋ｏ）をチップ内の第１〜第
４データ群の先頭アドレスの指定用とし、下位１０ビツ
トを各データ群におレノる先頭アドレスからの相対アド
レスの指定用としである。
セレクト用に使用し、１０００のときＥＰ−ＲＯＭ５が
選択されるようにしてあり、下位１２ビツトをチップ内
アドレスの指定用に使用するが、下位１２ビ□ツトのう
ち上位２ビツト （ＸｚＸ＋ｏ）をチップ内の第１〜第
４データ群の先頭アドレスの指定用とし、下位１０ビツ
トを各データ群におレノる先頭アドレスからの相対アド
レスの指定用としである。
すなわち、第６図に示すように、ＣＰＵＩからの１６ビ
ツトアドレスのうち上位４ビツト （Ａ＋ｓ〜Ａ、□）
をアドレスデコーダ７により判定して、それが１０００
のときＥＰ−ＲＯＭ５に対しチップセレクト信号を送る
ようにする一方、ｌ１０６から予め定めた先頭アドレス
指定用のＸ＋＋及びＸ１ｏ信号をＥｌ”−ＲＯＭ５のア
ドレスポートＡ、及びＡ、。
ツトアドレスのうち上位４ビツト （Ａ＋ｓ〜Ａ、□）
をアドレスデコーダ７により判定して、それが１０００
のときＥＰ−ＲＯＭ５に対しチップセレクト信号を送る
ようにする一方、ｌ１０６から予め定めた先頭アドレス
指定用のＸ＋＋及びＸ１ｏ信号をＥｌ”−ＲＯＭ５のア
ドレスポートＡ、及びＡ、。
に送り、またＣＰＵＩからのｉ６ビツトアドレスのうち
下位１０ビツト（Ａ、 〜Ａ’ｌｌ ）をＢＰ−ＲＯＭ
５のアドレスポートＡ、〜Ａｏに送るようにしである。
下位１０ビツト（Ａ、 〜Ａ’ｌｌ ）をＢＰ−ＲＯＭ
５のアドレスポートＡ、〜Ａｏに送るようにしである。
このように先頭アドレス指定用のＸ ＋ ＋ Ｘ ＋。
を予め定めてｌ１０６からＢＰ−ＲＯＭ５に送ることで
、ＣＰＵＩから＄８０００〜＄ ８３ Ｆ Ｆの範囲で
アドレスを指定したときに、Ｘ ＋ ＋ Ｘ ＋。の値
によって、実質的には＄８０００〜＄８３ＦＦ、＄８４
００〜＄８７ＦＦ、＄８８００〜＄８’ＢＦＦ。
、ＣＰＵＩから＄８０００〜＄ ８３ Ｆ Ｆの範囲で
アドレスを指定したときに、Ｘ ＋ ＋ Ｘ ＋。の値
によって、実質的には＄８０００〜＄８３ＦＦ、＄８４
００〜＄８７ＦＦ、＄８８００〜＄８’ＢＦＦ。
＄８ＣＯＯ〜＄８ＦＦＦの範囲のアドレス、ＥＰ−ＲＯ
Ｍ５のデツプ内アドレスで、＄０００〜＄３ＦＦ、＄４
００〜＄７ＦＦ、＄８００〜＄ＢＦＦ、＄ＣＯＯ〜＄
Ｆ Ｆ Ｆの範囲でアドレスが指定されるようにしであ
る。
Ｍ５のデツプ内アドレスで、＄０００〜＄３ＦＦ、＄４
００〜＄７ＦＦ、＄８００〜＄ＢＦＦ、＄ＣＯＯ〜＄
Ｆ Ｆ Ｆの範囲でアドレスが指定されるようにしであ
る。
マスクＲＯＭ４については、上位２ピノ１−をチップセ
レクト用に使用し、１１のときにマスクＲＯＭ４が選択
されるようにしてあり、下位１４ビツトをデツプ内アド
レスの指定用に使用する。
レクト用に使用し、１１のときにマスクＲＯＭ４が選択
されるようにしてあり、下位１４ビツトをデツプ内アド
レスの指定用に使用する。
前述のＸ、、Ｘ、。の値は制御プログラムの実行に先立
ってチェックプログラムを実行することにより決定され
る。
ってチェックプログラムを実行することにより決定され
る。
すなわち、第７図に示すように、電源投入時に先ずチェ
ックプロゲラｌ、を実行し、その後、制御プログラムの
実行に移るようにしである。
ックプロゲラｌ、を実行し、その後、制御プログラムの
実行に移るようにしである。
ここで、チェックプロゲラＪ１はマスクＲＯＭ４に記ｔ
ａさせである。また、チェソクプ１１グラム実行時に使
用する前回のデータを記憶保持するため、第２図に示す
ように、ＲＡＭ３に対しては電源を直接（電源スィッチ
８を介することなく）供給し、電源スィッチ８を切って
も、記憶内容が保持されるようにしである。尚、ＣＰＵ
Ｉ、マスクＲＯＭ４、ＥＰ−ＲＯＭ５及びｌ１０６に対
しては電源を電源スィッチ８を介して供給するようにし
である。
ａさせである。また、チェソクプ１１グラム実行時に使
用する前回のデータを記憶保持するため、第２図に示す
ように、ＲＡＭ３に対しては電源を直接（電源スィッチ
８を介することなく）供給し、電源スィッチ８を切って
も、記憶内容が保持されるようにしである。尚、ＣＰＵ
Ｉ、マスクＲＯＭ４、ＥＰ−ＲＯＭ５及びｌ１０６に対
しては電源を電源スィッチ８を介して供給するようにし
である。
チェックプログラムについて、第８図のフローチャート
によって説明する。
によって説明する。
電源投入後、ＳｌでＥ Ｐ −ＲＯＭ ５内の４個のデ
ータ群の番号を表す識別値ＮをＲＡＭ３から読出ず。こ
の識別値Ｎは後述するＳ６において書込まれるもので、
前回正常と判定されて使用したデータ群の番号を表す。
ータ群の番号を表す識別値ＮをＲＡＭ３から読出ず。こ
の識別値Ｎは後述するＳ６において書込まれるもので、
前回正常と判定されて使用したデータ群の番号を表す。
読出されたＮが１であったとすると、Ｓ２でのＮが１で
あるか否かの判定により、Ｓ３へ進み、ＸｚＸ＋ｏ＝Ｏ
Ｏにセットした後、Ｓ４でＥＰ−Ｒ０Ｍデータチェック
を行う。
あるか否かの判定により、Ｓ３へ進み、ＸｚＸ＋ｏ＝Ｏ
Ｏにセットした後、Ｓ４でＥＰ−Ｒ０Ｍデータチェック
を行う。
このＥＰ−ＲＯＭデータチェックでは、ＣＰＵ１より＄
８０００〜＄８３ＦＦのアドレスを順次指定して対応す
るアドレスのデータを取出し、その内容をチェックする
。
８０００〜＄８３ＦＦのアドレスを順次指定して対応す
るアドレスのデータを取出し、その内容をチェックする
。
この際、Ｘ＋＋Ｘ＋ｏ＝ ＯＯにセットされている場合
は、ＢＰ−ＲＯＭ５のチップ内アドレスで＄０００〜＄
３ＦＦのデータ、すなわち第１データ群の各データが取
出される。
は、ＢＰ−ＲＯＭ５のチップ内アドレスで＄０００〜＄
３ＦＦのデータ、すなわち第１データ群の各データが取
出される。
データのチェックは、特開昭５５〜１２８６４１号公報
に記載されているように、種々の方法が考えられるが、
例えば、ＢＰ−ＲＯＭＳ内の各データ群の中に、それら
のデータの加算値（加算値の下位８ビツトでよい）を予
め用意しておき、順次アｌレスを指定して取出したデー
タを加算して、その結果を予め記憶させである加算値と
比較することにより行う。そして、それらが一致する場
合はデータが変更されていないものと判断し、一致しな
い場合は、データの少なくとも一部が変更されてしまっ
たものと判断する。
に記載されているように、種々の方法が考えられるが、
例えば、ＢＰ−ＲＯＭＳ内の各データ群の中に、それら
のデータの加算値（加算値の下位８ビツトでよい）を予
め用意しておき、順次アｌレスを指定して取出したデー
タを加算して、その結果を予め記憶させである加算値と
比較することにより行う。そして、それらが一致する場
合はデータが変更されていないものと判断し、一致しな
い場合は、データの少なくとも一部が変更されてしまっ
たものと判断する。
第１データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、ｘ、、ｘ、ｏ
＝０ （ｌの状態に保持されるから、制御プログラムの
実行時には第１データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、ｘ、、ｘ、ｏ
＝０ （ｌの状態に保持されるから、制御プログラムの
実行時には第１データ群のデータが使用される。
第１データ群のチェックの結果がＮＧであれば、Ｓ５か
ら３６へ進んで、Ｎを１アンプ、すなわちＮ＝２とし、
これをＲＡＭ３に書込んで、３１へ戻る。このときは、
Ｓｌ、Ｓ２を経て、Ｓ７から８８へ進み、Ｘ＋＋Ｘ＋ｏ
＝０１にセットし、Ｓ４でＥＰ−ＲＯＭデータチェック
を行う。
ら３６へ進んで、Ｎを１アンプ、すなわちＮ＝２とし、
これをＲＡＭ３に書込んで、３１へ戻る。このときは、
Ｓｌ、Ｓ２を経て、Ｓ７から８８へ進み、Ｘ＋＋Ｘ＋ｏ
＝０１にセットし、Ｓ４でＥＰ−ＲＯＭデータチェック
を行う。
この際は、ＣＰＵＩより＄８０００〜＄８３ＦＦのアド
レスを順次指定すると、Ｘ ＋＋ Ｘ ｌｏ＝ ０１で
あるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄４０
０〜＄７ＦＦのデータ、すなわち第２データ群の各デー
タが取出され、チェックされる。
レスを順次指定すると、Ｘ ＋＋ Ｘ ｌｏ＝ ０１で
あるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄４０
０〜＄７ＦＦのデータ、すなわち第２データ群の各デー
タが取出され、チェックされる。
第２データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プロゲラｌ、へ移行する。この場合、ＸＩＩＸＩ
。−０１の状態に保持されるがら、制御プログラムの実
行時には第２データ群のデータが使用される。
ら制御プロゲラｌ、へ移行する。この場合、ＸＩＩＸＩ
。−０１の状態に保持されるがら、制御プログラムの実
行時には第２データ群のデータが使用される。
第２データ群のチェックの結果がＮＧであれば、Ｓ５か
ら３６へ進んでＮを１７ノプ、すなわちＮ−３とし、こ
れをＲＡＭ３に書込んで、Ｓｌへ戻る。このときは、Ｓ
ｌ、Ｓ２．Ｓ７を経て、Ｓ９からＳＩＯへ進み、ＸＩＩ
ＸＩｏ−１０にセットし、Ｓ４でＢＰ−ＲＯＭデータチ
ェックを行う。
ら３６へ進んでＮを１７ノプ、すなわちＮ−３とし、こ
れをＲＡＭ３に書込んで、Ｓｌへ戻る。このときは、Ｓ
ｌ、Ｓ２．Ｓ７を経て、Ｓ９からＳＩＯへ進み、ＸＩＩ
ＸＩｏ−１０にセットし、Ｓ４でＢＰ−ＲＯＭデータチ
ェックを行う。
この際は、ＣＰＵ １より＄８０００〜＄８３ＦＦのア
ドレスを順次指定すると、Ｘ ＋ ＋ Ｘ ＋。−１０
であるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄８
００〜＄ＢＦＦのデータ、すなわち第３データ群の各デ
ータが取出され、チェックされる。
ドレスを順次指定すると、Ｘ ＋ ＋ Ｘ ＋。−１０
であるので、ＥＰ−ＲＯＭ５のチップ内アドレスで＄８
００〜＄ＢＦＦのデータ、すなわち第３データ群の各デ
ータが取出され、チェックされる。
第３データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、Ｘ目Ｘ＋ｏ＝
’Ｉ Ｏの状態に保持されるから、制御プログラムの実
行時には第３データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、Ｘ目Ｘ＋ｏ＝
’Ｉ Ｏの状態に保持されるから、制御プログラムの実
行時には第３データ群のデータが使用される。
第３データ群のチェックの結果がＮＧであれば、Ｓ５か
ら８６へ進んでＮを１アンプ、すなわちＮ＝４とし、こ
れをＲＡＭ３に書込んで、ｓｌへ戻る。このときば、Ｓ
ｌ、Ｓ２．Ｓ７．Ｓ９を経て、Ｓｌｌから３１２へ進み
、Ｘ ＋＋ Ｘ ＋ｏ＝ １１にセットし、Ｓ４でＥＰ
−ＲＯＭデータチェックを行う。
ら８６へ進んでＮを１アンプ、すなわちＮ＝４とし、こ
れをＲＡＭ３に書込んで、ｓｌへ戻る。このときば、Ｓ
ｌ、Ｓ２．Ｓ７．Ｓ９を経て、Ｓｌｌから３１２へ進み
、Ｘ ＋＋ Ｘ ＋ｏ＝ １１にセットし、Ｓ４でＥＰ
−ＲＯＭデータチェックを行う。
この際は、ＣＰＵＩより＄８０００〜＄８３ＦＦのアド
レスを順次指定すると、Ｘ＋＋Ｘ＋ｏ＝１１であるので
、Ｅｒ’−ＲＯＭ５のチップ内アドレスで＄０００〜＄
ＦＦＦのデータ、すなわち第４データ群の各データが取
出され、チェックされる。
レスを順次指定すると、Ｘ＋＋Ｘ＋ｏ＝１１であるので
、Ｅｒ’−ＲＯＭ５のチップ内アドレスで＄０００〜＄
ＦＦＦのデータ、すなわち第４データ群の各データが取
出され、チェックされる。
第４データ群のチェックの結果がＯＫであれば、Ｓ５か
ら制御プログラムへ移行する。この場合、Ｘ＋＋Ｘ＋ｏ
＝１１の状態に保持されるから、制御プログラムの実行
時には第４データ群のデータが使用される。
ら制御プログラムへ移行する。この場合、Ｘ＋＋Ｘ＋ｏ
＝１１の状態に保持されるから、制御プログラムの実行
時には第４データ群のデータが使用される。
このようにすることで、異常データ群を含む群があって
も、正常なデータ群を探して、常に正常な制御ができる
。 また、データを取出す場合、制御プログラム中のア
ドレスを変更することなく、同一アドレスで、正常なデ
ータを取出すことが可能である。
も、正常なデータ群を探して、常に正常な制御ができる
。 また、データを取出す場合、制御プログラム中のア
ドレスを変更することなく、同一アドレスで、正常なデ
ータを取出すことが可能である。
第４データ群のチェックの結果がＮＧであれば、Ｓ５か
ら８６へ進んでＮを１アンプ、すなわちＮ−５とし、こ
れをＲＡＭ３に書込んで、Ｓｌへ戻る。このときは、Ｓ
Ｌ、Ｓ２，３７．３９．Ｓｌｌを経て、３１３へ進み、
表示を行った後、停止する。
ら８６へ進んでＮを１アンプ、すなわちＮ−５とし、こ
れをＲＡＭ３に書込んで、Ｓｌへ戻る。このときは、Ｓ
Ｌ、Ｓ２，３７．３９．Ｓｌｌを経て、３１３へ進み、
表示を行った後、停止する。
すなわち、第１〜第４データ群のいずれもが異常の場合
は制御プログラムへ移行することなく停止するが、停止
原因をドライバや修理工場の人に知らしめるため、例え
ば発光ダイオード等を点灯させて、それを表示する。
は制御プログラムへ移行することなく停止するが、停止
原因をドライバや修理工場の人に知らしめるため、例え
ば発光ダイオード等を点灯させて、それを表示する。
一方、前回の電源投入時のチェックの際、第１データ群
がＮＧで、次の第２データ群を切換使用していたとする
と、ＲＡＭ３には、Ｎ＝２が記憶保持されているから、
電源を投入すると、ＳｌでＮ＝２が続出され、Ｓ２を経
て、Ｓ７から３８に進み、Ｘ＋＋Ｘ＋。−０１にセント
して、Ｓ４で第２データ群についてＥＰ−ＲＯＭデータ
チェックを行う。
がＮＧで、次の第２データ群を切換使用していたとする
と、ＲＡＭ３には、Ｎ＝２が記憶保持されているから、
電源を投入すると、ＳｌでＮ＝２が続出され、Ｓ２を経
て、Ｓ７から３８に進み、Ｘ＋＋Ｘ＋。−０１にセント
して、Ｓ４で第２データ群についてＥＰ−ＲＯＭデータ
チェックを行う。
このように前回のチェックによりＮＧのものは、再始動
時にチェックせず、前回ＯＫで切換使用していたものか
らチェックを開始するようにしたので、ＢＰ−ＲＯＭデ
ータチェックの時間を短縮でき、制御プログラムに入る
のが早くなることで、始動性の向上につながる。
時にチェックせず、前回ＯＫで切換使用していたものか
らチェックを開始するようにしたので、ＢＰ−ＲＯＭデ
ータチェックの時間を短縮でき、制御プログラムに入る
のが早くなることで、始動性の向上につながる。
尚、この実施例は、ＢＰ−ＲＯＭ内のデータ（プログラ
ムを除（）のハックアップを行う場合についてのみ示し
ているが、本発明はＥｐ−ＲｏＭ以外のプログラマブル
ＲＯＭ、更にはマスクＲＯＭに対しても適用でき、又プ
ログラムのバンクアップについても適用できる。
ムを除（）のハックアップを行う場合についてのみ示し
ているが、本発明はＥｐ−ＲｏＭ以外のプログラマブル
ＲＯＭ、更にはマスクＲＯＭに対しても適用でき、又プ
ログラムのバンクアップについても適用できる。
〈発明の効果ン
以上説明したように本発明によれば、ＲＯＭ内に同一内
容の制御プログラム又はデータ群を複数個設けて、１つ
の群毎にその内容をチェックし、異常データを含む群が
ある場合は正常な群を使用するよう切換えるようにした
ため、常に正常な制御プログラム又はデータ群を使用し
て制御でき、車載機器の制御の信頼性が一段と向上し、
重大故障や事故を未然に防ぐことができる。また、前回
切換使用した群を記憶しておき、その群からチェックを
開始するようにしたことで、チェック時間を短縮でき、
制御プログラムに入るのが早くなって、始動性が向上す
る。
容の制御プログラム又はデータ群を複数個設けて、１つ
の群毎にその内容をチェックし、異常データを含む群が
ある場合は正常な群を使用するよう切換えるようにした
ため、常に正常な制御プログラム又はデータ群を使用し
て制御でき、車載機器の制御の信頼性が一段と向上し、
重大故障や事故を未然に防ぐことができる。また、前回
切換使用した群を記憶しておき、その群からチェックを
開始するようにしたことで、チェック時間を短縮でき、
制御プログラムに入るのが早くなって、始動性が向上す
る。
第１し１は本発明の構成を示すブロック図、第２図〜第
８図は本発明の一実施例を示し、第２図はシステムブロ
ック図、第３図はシステムアドレスマツプ図、第４図ば
ＥＰ−ＲＯＭチップ内アドレスマツプ図、第５図はアド
レスビットマツプ図、第６図はＢＰ−ＲＯＭの配線図、
第７図はフローチャー１、第８図はチェックプログラム
のフローチャートである。 １・・・ＣＰＵ ３・・・ＲＡＭ ４・・・マスクＲＯ
Ｍ ５・・・ＢＰ−ＲＯＭ ６・・・Ｉｌｏ ７・・・
アドレスデコーダ 特許出願人 日本電子機器株式会社 代理人 弁理士 笹 島 冨二雄
８図は本発明の一実施例を示し、第２図はシステムブロ
ック図、第３図はシステムアドレスマツプ図、第４図ば
ＥＰ−ＲＯＭチップ内アドレスマツプ図、第５図はアド
レスビットマツプ図、第６図はＢＰ−ＲＯＭの配線図、
第７図はフローチャー１、第８図はチェックプログラム
のフローチャートである。 １・・・ＣＰＵ ３・・・ＲＡＭ ４・・・マスクＲＯ
Ｍ ５・・・ＢＰ−ＲＯＭ ６・・・Ｉｌｏ ７・・・
アドレスデコーダ 特許出願人 日本電子機器株式会社 代理人 弁理士 笹 島 冨二雄
Claims (1)
- マイクロコンピュータを用いて車載機器を制御する自動
車用制御装置において、制御プログラム又はデータ記憶
用のＲＯＭに、同一内容の制御プログラム又はデータ群
を複数個記憶させる一方、制御プログラムの実行に先立
って、複数個の制御プログラム又はデータ群のうち前回
使用した制御プログラム又はデータ群の識別値をＲＡＭ
から読出す手段と、読出された識別値に対応する制御プ
ログラム又はデータ群から順に１つの群毎にその・ 内
容をチェックする手段と、チェックによりその群が正常
と判定されたときにその制御プログラム又はデータ群を
使用する状態に切換える手段と、切換えた制御プログラ
ム又はデータ群の識別値をＲＡＭに書込む手段とを設け
たことを特徴とする自動車用制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748984A JPS60244649A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748984A JPS60244649A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60244649A true JPS60244649A (ja) | 1985-12-04 |
| JPH0515579B2 JPH0515579B2 (ja) | 1993-03-02 |
Family
ID=14193682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9748984A Granted JPS60244649A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897599A (en) * | 1991-05-29 | 1999-04-27 | Airbag Systems Company, Ltd. | Control system for a vehicle safety device with EEPROM memory for storing gain |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3018822U (ja) * | 1995-01-04 | 1995-11-28 | 船井電機株式会社 | 高周波変換回路 |
-
1984
- 1984-05-17 JP JP9748984A patent/JPS60244649A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897599A (en) * | 1991-05-29 | 1999-04-27 | Airbag Systems Company, Ltd. | Control system for a vehicle safety device with EEPROM memory for storing gain |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0515579B2 (ja) | 1993-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682700B2 (ja) | Ｉｃカード | |
| EP0420994A1 (en) | Memory cartridge | |
| JPS63163700A (ja) | 自動車用表示システム | |
| JP2002278783A (ja) | ファームウェア書き換えシステム | |
| JPS60244650A (ja) | 自動車用制御装置 | |
| JPS60244649A (ja) | 自動車用制御装置 | |
| JPS60244648A (ja) | 自動車用制御装置 | |
| JPS5848932B2 (ja) | メモリ拡張方式 | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPS6238746B2 (ja) | ||
| JPS61279906A (ja) | プログラマブルコントロ−ラ | |
| JPS62239203A (ja) | プログラマブルコントロ−ラのプログラム入出力装置 | |
| JPH06259982A (ja) | フラッシュｒｏｍの書換方法及び書換装置 | |
| JPH06222917A (ja) | 電子装置 | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH0226252B2 (ja) | ||
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JPH076078A (ja) | 制御信号発生装置 | |
| JPH08339209A (ja) | プログラマブルコントローラ用表示装置およびその表示情報書込方法 | |
| JPS6124733B2 (ja) | ||
| JPS58213353A (ja) | 強制ル−プ回路 | |
| JPH05135021A (ja) | 文書処理方法及び装置 | |
| JPH01169504A (ja) | プログラマブルコントローラ | |
| KR19980057716A (ko) | 인터넷 시스템 기동시 각 블록의 에러 검출방법 | |
| JPS6187294A (ja) | バブルメモリ装置 |