JPS5848932B2

JPS5848932B2 - メモリ拡張方式

Info

Publication number: JPS5848932B2
Application number: JP14084877A
Authority: JP
Inventors: 晴美中野
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1977-11-24
Filing date: 1977-11-24
Publication date: 1983-11-01
Also published as: JPS5473533A

Description

【発明の詳細な説明】この発明はシステムプログラムを追加拡張し得るように
したマイクロコンピュータ、パーソナルコンピュータ等
の簡易型電子計算機に於るメモリ拡張方式に関する。

一般に、電子計算機の主記憶装置は、システムの動作を
制御する基本命令からなるシステムプログラムあるいは
システムの動作上必要なデータを記憶するワーキングレ
ジスタよりなるシステムエリアとオペレータによって入
力されたプログラムあるいは変数等を記憶するユーザー
ズエリアとにより構成されている。

しかして、従来から上記システムプログラムを記憶して
いるＲＯＭ（リードオンリメモリ）を追加可能としたも
のが提供されているが、従来の追加拡張の方法としては
、第１としてシステムプログラムを書き込んだＲＯＭを
複数個用意し、またこのＲＯＭをセットし得る所定領域
分のアドレスを予め空けておき、この領域に所望のシス
テムプログラムが書き込まれているＲＯＭをセットする
方法。

第２としてはオーバレイ方式と呼ばれるもので予め磁気
テープに書き込まれたシステムプログラムを必要に応じ
て主記憶装置のリードライト可能なＲＡＭ（ランダムア
クセス，メモリ）にロードして使用する方法等である。

しかるに、このような従来の方法では、前者に於ては所
定領域分のアドレスを予め空けておく為場合によっては
空アドレスが存在し、アドレスの使用効率が低下すると
共に、異なるシステムプログラムを使用したい時はその
都度所望のＲＯＭと交換しなげればならず面倒なもので
あると共に誤セットによるエラー発生の可能性も犬なる
ものであった。

また、後者の方法は汎用性を持つという点では優れてい
るが、反面装置が大型化し、また操作も複雑になる等の
点で簡易型の電子計算機には不向きなものであった。

この発明は上記事情に鑑みてなされたもので、限られた
アドレス内で多数の異なるシステムプログラムを容易且
つ確実に拡張し得、この拡張されたシステムプログラム
を電源投入時に自動検索し登録し得るようにしたメモリ
拡張方式を提供することを目的とする。

以下、図面を参照してこの発明の一実施例を説明する。

第１図はこの実施例の電子計算機、一般にマイクロコン
ピュータ、パーソナルコンピュータと称される簡易型の
電子計算機の主要部の構成を示す。

この電子計算機は犬別して、中央処理装置（ＣＰＵ）１
、標準のシステムプログラムを記憶スるＲＯＭおよびソ
ースプログラム等の各種情報を記憶する複数のＲＡＭか
らなる主記憶装置２、追加拡張されるシステムプログラ
ムを記憶しているｎ個のＲＯＭ３，〜３ｎ、電源スイッ
チ５の出力を受けてＣＰＵ１をイニシャライズさせるイ
ニシャルセット回路６、追加拡張されるＲＯＭ３，〜３
ｎが実際に設けられている際にＯＮ状態にされ、その出
力信号をＣＰＵＩに送るスイッチから成る設定手段７、
後述するデコーダ等から成るＩ／Ｏポート４、更にＣＰ
ＵＩと主記憶装置２、ＲＯＭ３１〜３ｎ，■／０ポー
ト４を接続するデータバス８、アドレスバス９、制御バ
ス１０等かが成っている。

なお、これ等バスのうちデータバス８は抵抗器８ａを介
して電源Ｖｃｃ（論埋”１“）側にプルアップされてい
る。

ここで、追加拡張できるＲＯＭ３，〜３ｎの数を最大１
２個と仮定し、また主記憶装置２は全アドレスが使用さ
れている場合のメモリ構成を第２図ないし第５図により
説明する。

主記憶装置２は１６進コード表示によるアドレス（ｏｏ
ｏｏ），６〜（４ＦＦＦ）＋ａまでＲＯＭ，アドレス（
５０００）１６〜（ＦＦ”ＦＦ）１６までが複数個
のＲＡＭにより構成される。

そして主記憶装置２のＲＡＭのアドレス（５０００），
６〜（５００４）１ａまではワーキングレジスタＲ
１〜Ｒ５の領域として使用され（第４図参照）、またＲ
ＡＭのアドレス（７０００）１６〜（７００Ｂ）１６ま
では追加拡張されるＲＯＭ３．〜３ｎ（但しｎ＝１２）
が実際に設置されている場合、それらＲＯＭ３，〜３ｎ
（ｎ＝１２）により与えられた所定のデータを記
憶するオプションＲＯＭレジスタＯＰＲ，〜１２（
第３図参照）として使用される。

また上述した追加拡張されるＲＯＭ３，〜３ｎ（
ｎ＝１２）はそれぞれ記憶容量が４ＫＷＸ１６
ビットのもので、そのトップアドレス（先頭番地）は（
ＥＯＯＯ）１６または（ＦＯＯＯ），６の何れかに設定
されている。

すなわち領域（０２００），６、（０４００
）１６、（０６００）１６、（０８００
）＋６、（ＯＡＯＯ），６？び（ＯＣＯＯ）＋６に
追加拡張されるＲＯＭは先頭番地（ＯＥＯＯ）＋ａが与
えられ、また領域（０３００），６、（０５００）＋ａ
、（０７００）１６、（０９００）１６、（ＯＢ
ＯＯ）１６、及び（ＯＤＯＯ）＋ａに追加拡張されるＲ
ＯＭは先頭番地（ＦＯＯＯ）１６が与えられる。

また、追加拡張される各ＲＯＭの先頭１ワードには、第
５図に示す如く追加されていることを示す情報「０」、
自己の記憶容量（４Ｋワードあるいは８Ｋワードかの区
別）及び自己のシステムプログラムにより使用するワー
キングレジスタの数（この数により示された分のワーキ
ングレジスタを確保する）更に自己のシステムプログラ
ムの目的等を表わすラベル等が夫々記憶されており、追
加拡張の状態の登録に際しては、この１ワードの情報が
上記オプションＲＯＭレジスタＯＰＲ，〜１に転送さ
れ夫々対応するレジスタに登録されるものである。

なお、ＣＰＵＩがＲＯＭの追加されていない領域からデ
ータを読込んだ時は、バスライン８が抵抗器８ａを介し
てプルアップされていることにより全て１１１”、即ち
（ＦＦＦＦ），６となる。

そこで、電源スイッチ５が投入されると、ＣＰＵＩは設
定手段（スイッチ）γがＯＮ状態であるかどうかを検出
し、ＯＮ状態であればＲＯＭが追加されていることを判
別して、各追加ＲＯＭの先頭番地、すなわち（ＥＯＯＯ
）＋ａまたは（ＦＯＯＯ），６を適宜読出してその先頭
番地を与えられているＲＯＭが実際に設置されているか
どうかを検索し、その結果実際に設置されているＲＯＭ
があればそのＲＯＭの先頭１ワードに格納されている所
定の情報を上記オプションＲＯＭレジスタＯＰＲ，〜１
２に登録するようになっている。

こうしてオプションＲＯＭレジスタＯＰＲ，〜１２へ
の登録動作が完了後、使用したシステムプログラムを記
憶する何れかのＲＯＭ３］〜３ｎ（ｎ＝１２）をＣ
ＰＵＩが指定すると、その指定情報がＩ／Ｏポート４に
よりデコードされて対応するチツプイネーフル信号線１
１２〜１１ｎ＋．Ｋ出力され、所望の追加ＲＯＭを択一
的に取り出してそのシステムプログラムを使用すること
ができるようになっている。

なお、第１図中のチツプイネーブル信号１１１は主記
憶装置２のＲＯＭのチツプイネーブル信号である。

次に第６図のフローチャート及び第７図のレジスタ状態
図を参照しながら上記実施例の動作を説明する。

上述したように、この実施例では主記憶装置２のアドレ
ス（ＥＯＯＯ）１．，〜（ＦＦＦＦ），６を利用して追
加用のシステムプログラムをｎ個（この例ではｎ＝１２
）まで追加拡張できるようになっているが、これから説
明する動作例では実際に追加されたＲＯＭは３個とし、
これ等の各ＲＯＭは領域（０２００）１ａ、（０４００
）ｔｏ及び（０７００）＋６に追加されているものとす
る。

また、追加されるＲＯＭの記憶容量は全て４Ｋワードと
する。

そして、電源スイッチ５が投入されるとその出力信号が
イニシャルセット回路６に入力され、この回路６はＣＰ
Ｕ１をイニシャライズして第６図のステップＳ１カ実行
される。

このステップＳ１は、アドレス（５０００）１ａ以降に
設けられているワーキングレジスタのＲ１に（７０００
）＋ｅ即ちＯＰＲ，〜１２の使用エリアの先頭アドレス
を格納しているもので、この格納を終了すると次にステ
ップＳ２に進む。

このステップＳ２は、追加されたＲＯＭの検索のために
使用される領域番号（０２００）＋６をワーキングレジ
スタＲ２に格納するもので、この格納を終了すると次
にステップＳ３に進む。

このステップＳ３は、スイッチ７の設定状態を読み込む
もので、このステップｓ３で読込まれたスイッチ７の設
定状態は次にステップＳ４で判断される。

しかして今はＲＯＭが追加されていることによりこのス
テップＳ４に於ける判断の結果次にステップＳ５に
進みＩ／Ｏポート４のアドレスをワーキングレジスタＲ
３にセットする。

なお、本実施例ではこのＩ／Ｏポート４のアドレスを（
１００）＋６としてあることによりワーキングレジスタ
Ｒ３には（１００），６がセットされ、次にステップｓ
６に進む。

このステップｓ６は上記ワーキングレジスタＲ２の内容
が（ＯＥＯＯ）１６に達したか否かを検出するもの
であるが、今の記憶内容は（０２００）１６となってい
る為次にステップＳ７に進む。

このステップＳ７は、ワーキングレジスタＲ３によって
アドレス指定されたＩ／Ｏポート４にワーキングレジス
タＲ２の内容を送出するもので、このステップを終了す
ると次に処理Ｓ８へ進む。

この処理ｓ８は、ワーキングレジスタＲ４に追加ＲＯ
Ｍの先頭番地を格納する処理が行なわれるが、今はこの
検索の開始時点なので（ＯＥＯＯ），６のアドレスが格
納される。

しかして、この処理Ｓ８を終了すると次にステップＳ９
に進んで、上記ステップＳ７でＩ／Ｏポート４に送
出された領域番号（０２００）１ａと、このステップＳ，でワーキングレ
ジスタＲ４の内容によって示されるアドレス、即ち（Ｏ
ＥＯＯ）＋ａとによって指定されたＲＯＭ３１の先頭
１ワードの情報がワーキングレジスタＲ５に読み込ま
れる。

なお、このステップｓ９に於てＩ／０ポート４は領域
番号（０２００），６が印加されている為に、チップイ
ネーフル信号線１１２にチツプイネーブル信号が出力さ
れＲＯＭ３１が選択されるものである。

そして、このステップＳ，を終了すると次にステップＳ
ＩＯに進みステップＳ９にてワーキングレジスタＲ５に
読み込まれた内容が（ＦＦＦＦ）＋ａであるが否か、即
ちＲＯＭが追加されていすデータバス８にのった信号は
プルアップされたことによるデータか否かが判断される
が、今は領域番号（０２００）１６にはＲＯＭ３
１カ追加されて（・るので、ワーキングレジスタＲ
５には（００）＋６が読み込まれており、この
ステップに於る判断の結果はｒＮＯＪとなって次にステ
ップＳｌ１に進む。

このステツフ゛ＳｌｌはワーキングレジスタＲ２の内容
をワーキングレジスタＲ１の内容によってアドレス指
定される記憶領域、即ち今は（７０００）１６のＯＰＲ
，に記憶させるもので、このステップＳｌ１までを実行
した結果各ワーキングレジスタＲ１〜Ｒ５及びＯＰ
Ｒ，レジスタには第７図Ｉに示す如くの格納状態と
なって次にステップＳＩ２に進む。

このステップＳｌ２は、ワーキングレジスタＲ，を「１
」だげインクリメントするもので、今は第７図Ｈに示す
如＜（７００１），６となって次に処理Ｓｌ３に進む。

この処理ＳＩ３はＲＯＭの先頭１ワード目に格納されて
いた使用レジスタ数等の情報に基づいて、使用可能なワ
ーキングエＩ）アを予め確保しておくもので、使用ワー
キングエリアの登録等の処理が行なわれ、次にステップ
Ｓｌ４に進む。

このステップＳＩ４はＲＯＭの先頭１ワード目の情報を
記憶しているワーキングレジスタＲ５の内容を左へ２
ビットシフトさせ、次のステップＳ１５でキャリーが発
生したか否かを検出することによって今検出されたＲＯ
Ｍの記憶容量が４Ｋワードがあるいは８Ｋワードかを検
出しているものである。

本例では、領域番号（０２００），６に追加されたＲＯ
Ｍは４Ｋワードとしたことにより、これ等ステップＳＩ
４及びＳＩ６を実行した結果次にステップＳｌ６に進み
ワーキングレジスタＲ２の内容に（０１００）１６が
加算され、第γ図Ｈに示す如＜（０３００）＋６となっ
て再びステップＳ６に戻る。

そして、これまでの一連の動作によって領域番号（０２
００），６にはＲＯＭが追加されていることが検出され
ＯＰＲ１への登録及びその他例えばワーキングエリアの
設置の為の登録等が成されている。

そして、これ等一連の動作によって１つの領域の検索が
終了したことにより、次に再びステップＳ７、Ｓ９、Ｓ
，．，Ｓ，，、ＳＩ２及び処理Ｓ８、ＳＩ３を実行し
て次の領域（０３００）＋６の検出動作を行うが、今回
は領域（０３００）＋６の検出である為処理Ｓ８でワ
ーキングレジスタＲ４には（ＦＯＯＯ）＋６が格納され
ステップｓ９で上記同様の動作によりチツプイネーブ
ル信号線１１３にチソプイネーブル信号が出力されて（
ＯＦＯＯ）＋ａにアドレス指定された内容が読出される
が、この領域（０３００）＋６にはＲＯＭが追加されて
ないので、ワーキングレジスタＲ５には（１１１・・
・・・・ＩＩ）即ち（ＦＦＦＦ）＋ａが格納され次にス
テップＳ］６を実行して再びステップＳ６に戻る。

なお、上記ステップＳ９で（ＦＦＦＦ），６が読込ま
れるのは上述した如くデータバス８が抵抗器８ａを介し
てプールアップされて（・る為でアドレスバス８がオー
プン状態の時は常に論理Ｉｔ１Ｉ＋、レベルに規制
されるからである。

また、この一連の動作に於る各ワーキングレジスタＲ１
〜Ｒ５及び各ＯＰＲは第７図■及び■に示す如く変化し
、領域（０３００）＋ａにはＲＯＭが追加されて（．゛
ない為ＯＰＨには何も登録されない。

以後このようにして、各領域に於けるＲＯＭの追加状態
の検索を実行し、領域（０４００），６では追加ＲＯＭ
があることによりｏＰＲ２に（０４００），６が、ま
た、領域（０７００）＋６でも追加ＲＯＭがあることに
よりＯＰＲ３に（０７００），６が夫々第Ｉ図Ｖ，Ｖｌ
及び■，■に示すように格納される。

しかして、領域（ＯＤＯＯ）＋６までの検索が終了して
次にステップＳ１６を実行するとワーキングレジスタＲ
２の内容は（ＯＥＯＯ）１６となり、ス？ツプＳ
６での判断の結果追加ＲＯＭの検索は全て終了したこ
とか判断され次にステップＳ１７に進んでワーキングレ
ジスタＲ１の内容によって示されるアドレス（今は
（７００３），６となっている）に（ＦＦＦＦ）＋６を
格納して終了する。

この時のワーキングレジスタ及びＯＰＨの格納状態は第
７図■に示す如くである。

なお、上記実施例では追加されるＲＯＭの記憶容量は全
て４Ｋワードとした為ステップＳＩ５の判断の結果ステ
ップＳＩ６に進んだが、例えば８Ｋワードの記憶容量を
もつＲＯＭを追加した場合には、ステップＳＩ５での判
断の結果次にステップＳＩ８に進み追加されるＲＯＭの
領域を１つスキップさせる為にワーキングレジスタＲ２
には（０２００），６を加算してステップＳ６に戻るよ
うになる。

このようにして、実際に設置されているＲＯＭ（システ
ムプログラム）が登録されてからは、所望のＲＯＭ、た
とえば領域（０２００）１６のＲＯＭを指定
すると、ＣＰＵ１から対応する情報がＩ／Ｏポート４に
出力され、この結果、Ｉ／Ｏポート４からチップイネー
ブル信号線１１２にチツプイネーブル信号が出力され
所望のＲＯＭ３が選択され、このＲＯＭ３，に記憶さ
れている追加のシステムプログラムが使用できる。

猶、上記実施例では、追加拡張できるシステム７”ログ
ラム（ＲＯＭ）の数を１２としたが、この数は勿論任意
である。

また設定手段にスイッチを利用したが、他の方法により
システムプログラムを追加されているかどうかを判別で
きるようにしてもよい。

また実施例では、上記設定手段がＯＮ状態のときシステ
ムプログラムが追加されているようにしたが、勿論、設
定手段がＯＦＦ状態のときをシステムプログラムの追加
状態とすることもできる。

以上詳細に説明した如く本発明ではアドレスバスのビン
ト数により規制される最犬アト゛レス以上のシステムプ
ログラムの追加拡張を可能とし、拡張されたＲＯＭは電
源投入時に検索され登録する様にしたことにより、追加
されるＲＯＭを交換することなくしかも任意のシステム
プログラムを選択的に使用し得、またオーバーレイ方式
等の複雑さもない為、不慣れなオペレータにも操作され
る簡単型の電子計算機に適用して有効なメモリ拡張方式
を提供することができる。

【図面の簡単な説明】

図面はこの発明の方式を適用した電子計算機の一実施例
を示し、第１図は同例の主要部構成図、第２図は同例の
メモリ構戒図、第３図は同例のオプションＲＯＭレジス
タの構成図、第４図は同例のワーキングレジスタの構成
図、第５図は追加されたＲＯＭの１ワード目の記憶状態
図、第６図は同例の動作を説明するフローチャート、第
７図は同例の動作ａ＝ｙ於ける各種レジスタの状態図で
ある。３．〜３ｎ・・・・・・追加拡張されたＲＯＭ、４・・
・・・・Ｉ／０ポー１・、５・・・・・・電源スイッチ
、７・・・・・・設定手段。

Claims

【特許請求の範囲】

１プログラムを記憶したメモリを追加拡張し得るよう
にした電子計算機に於で、電源投入に応答してイニシャ
ルセットするイニシャルセット手段と、このイニシャル
セット手段の出力に応答して追加されるべき上記メモリ
の夫々の先頭アドレスを順次発生するアドレス発生手段
と、このアドレス発生手段から順次出力されたアドレス
の内容により上記メモリが追加されているか否かを自動
検出する検出手段と、この検出手段により上記メモリが
追加されていることが検出されｔＳ、上記メモリの追加
されたことを示すデータを記憶する手段と、上記メモリ
を指定する指定手段と、この指定手段で上記メモリを指
定した際、上記メモリの追加されたことを示すテータが
記憶されているときに、上記メモリをアクセスする手段
とを具備したことを特徴とするメモリ拡張方式。