JPH06250921A - アクセス装置 - Google Patents
アクセス装置Info
- Publication number
- JPH06250921A JPH06250921A JP3168093A JP3168093A JPH06250921A JP H06250921 A JPH06250921 A JP H06250921A JP 3168093 A JP3168093 A JP 3168093A JP 3168093 A JP3168093 A JP 3168093A JP H06250921 A JPH06250921 A JP H06250921A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- ram
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 汎用性およびアクセス速度に優れるアクセス
装置を提供する。 【構成】 メモリ３にはデータ部を記憶する領域２２
と、データ部中の各データを特定する符号と、符号のそ
れぞれに対応して各データのＲＡＭ３におけるアドレス
とを格納した項目テーブルＩＴを記憶する領域２１とを
有し、アクセスが所望されるデータに対応の符号が入力
されると、入力符号に基づいてテーブルＩＴから対応の
アドレスが読出され、読出されたアドレスと領域２２の
先頭アドレスとのオフセット値が読取部１３にセットさ
れてＲＡＭ３がアドレス指定されてアクセスされる。
装置を提供する。 【構成】 メモリ３にはデータ部を記憶する領域２２
と、データ部中の各データを特定する符号と、符号のそ
れぞれに対応して各データのＲＡＭ３におけるアドレス
とを格納した項目テーブルＩＴを記憶する領域２１とを
有し、アクセスが所望されるデータに対応の符号が入力
されると、入力符号に基づいてテーブルＩＴから対応の
アドレスが読出され、読出されたアドレスと領域２２の
先頭アドレスとのオフセット値が読取部１３にセットさ
れてＲＡＭ３がアドレス指定されてアクセスされる。
Description
【０００１】
【産業上の利用分野】この発明はアクセス装置に関し、
特に、メモリに記憶されたデータのアクセスに関し汎用
性ならびにアクセス速度に優れたアクセス装置に関す
る。
特に、メモリに記憶されたデータのアクセスに関し汎用
性ならびにアクセス速度に優れたアクセス装置に関す
る。
【０００２】
【従来の技術】従来よりメモリに記憶されたデータ群を
アクセスするアクセス装置には、アクセスする際にアク
セスすべきデータの大きさを指定するとか、メモリにお
けるアクセスすべき部分を指定するという制限事項が設
けられていた。このような従来のアクセス装置とそのア
クセス方法を図５〜図８を参照し説明する。
アクセスするアクセス装置には、アクセスする際にアク
セスすべきデータの大きさを指定するとか、メモリにお
けるアクセスすべき部分を指定するという制限事項が設
けられていた。このような従来のアクセス装置とそのア
クセス方法を図５〜図８を参照し説明する。
【０００３】図５は、従来のデータアクセス装置を搭載
した計算機の概略ブロック図である。図において計算機
はＣＰＵ（中央処理装置）１、補助記憶装置であるハー
ドディスク装置（以下、ＨＤＤと呼ぶ）２、ＣＰＵ１に
関する主記憶装置として機能するＲＡＭ（ランダムアク
セスメモリ）３、ＣＰＵ１に関する入出力ディバイスと
なるキーボード４およびＣＲＴ５、ならびにＲＡＭ３を
アドレス指定してそこに記憶されたデータをアクセスす
るために設けられる入出力ポインタ１１を含む。入出力
ポインタ１１は一種のレジスタであり、ＣＰＵ１により
そこに設定されたアドレス値に基づいてＲＡＭ３をアド
レス指定し、ＣＰＵ１はこのアドレス指定された領域の
データをアクセスする。
した計算機の概略ブロック図である。図において計算機
はＣＰＵ（中央処理装置）１、補助記憶装置であるハー
ドディスク装置（以下、ＨＤＤと呼ぶ）２、ＣＰＵ１に
関する主記憶装置として機能するＲＡＭ（ランダムアク
セスメモリ）３、ＣＰＵ１に関する入出力ディバイスと
なるキーボード４およびＣＲＴ５、ならびにＲＡＭ３を
アドレス指定してそこに記憶されたデータをアクセスす
るために設けられる入出力ポインタ１１を含む。入出力
ポインタ１１は一種のレジスタであり、ＣＰＵ１により
そこに設定されたアドレス値に基づいてＲＡＭ３をアド
レス指定し、ＣＰＵ１はこのアドレス指定された領域の
データをアクセスする。
【０００４】ＨＤＤ２には、少なくとも該計算機の処理
においてアクセスされるデータの集合からなるデータ部
ＤＢ（詳細は後述する）と、データ部ＤＢに含まれる各
データがＲＡＭ３にロードされた際にこれら各データに
関するインデックスとして用いられる項目テーブルＩＴ
（詳細は後述する）と、該計算機において実行されるプ
ログラム群とが記憶される。計算機が起動されると、Ｈ
ＤＤ２からデータ部ＤＢ、項目テーブルＩＴおよび実行
プログラムがＲＡＭ３にロードされて、ロード完了後に
プログラム実行される。図６には、このプログラム実行
中のＲＡＭ３のメモリマップが示される。図６を参照
し、ＲＡＭ３はプログラム実行中にアドレス（８０００
００００）H を先頭アドレスとして実行プログラム群を
格納するための実行プログラム領域２０、アドレス（Ａ
０００００００）H を先頭アドレスとし項目テーブルＩ
Ｔを格納するための項目テーブル領域２１およびアドレ
ス（Ｃ０００００００）H を先頭アドレスとしデータ部
ＤＢを格納するためのデータ部領域２２を含む。なお、
H は該アドレスが１６進数で表わされたアドレスである
ことを示す。
においてアクセスされるデータの集合からなるデータ部
ＤＢ（詳細は後述する）と、データ部ＤＢに含まれる各
データがＲＡＭ３にロードされた際にこれら各データに
関するインデックスとして用いられる項目テーブルＩＴ
（詳細は後述する）と、該計算機において実行されるプ
ログラム群とが記憶される。計算機が起動されると、Ｈ
ＤＤ２からデータ部ＤＢ、項目テーブルＩＴおよび実行
プログラムがＲＡＭ３にロードされて、ロード完了後に
プログラム実行される。図６には、このプログラム実行
中のＲＡＭ３のメモリマップが示される。図６を参照
し、ＲＡＭ３はプログラム実行中にアドレス（８０００
００００）H を先頭アドレスとして実行プログラム群を
格納するための実行プログラム領域２０、アドレス（Ａ
０００００００）H を先頭アドレスとし項目テーブルＩ
Ｔを格納するための項目テーブル領域２１およびアドレ
ス（Ｃ０００００００）H を先頭アドレスとしデータ部
ＤＢを格納するためのデータ部領域２２を含む。なお、
H は該アドレスが１６進数で表わされたアドレスである
ことを示す。
【０００５】図７（ａ）および（ｂ）には、図６に示さ
れた項目テーブルＩＴおよびデータ部ＤＢの構成が示さ
れる。図７（ａ）の項目テーブルＩＴには複数個の項目
名ｉ１と各項目名ｉ１に対応してアドレス（番地）ａｄ
１とが複数個格納される。項目名ｉ１はデータ部ＤＢ中
の各データを一意に特定するための符号に相当する。ア
ドレスａｄ１は対応の項目名ｉ１により特定されるデー
タのＲＡＭ３における絶対アドレスを示す。図７（ｂ）
のデータ部ＤＢはＲＡＭ３の絶対アドレス（番地）ａｄ
２に対応してデータｄｄを複数個格納する。各データｄ
ｄは対応のアドレスａｄ２に格納される内容を“ヌル”
キャラクタ（データの区切りの印として一般的に使われ
る文字）で区切って示される。
れた項目テーブルＩＴおよびデータ部ＤＢの構成が示さ
れる。図７（ａ）の項目テーブルＩＴには複数個の項目
名ｉ１と各項目名ｉ１に対応してアドレス（番地）ａｄ
１とが複数個格納される。項目名ｉ１はデータ部ＤＢ中
の各データを一意に特定するための符号に相当する。ア
ドレスａｄ１は対応の項目名ｉ１により特定されるデー
タのＲＡＭ３における絶対アドレスを示す。図７（ｂ）
のデータ部ＤＢはＲＡＭ３の絶対アドレス（番地）ａｄ
２に対応してデータｄｄを複数個格納する。各データｄ
ｄは対応のアドレスａｄ２に格納される内容を“ヌル”
キャラクタ（データの区切りの印として一般的に使われ
る文字）で区切って示される。
【０００６】図８は、図５に示された計算機におけるＲ
ＡＭ３に記憶されたデータのアクセス手順を示すフロー
チャートである。次に図８を参照して、図５のＲＡＭ３
に記憶されたデータ部ＤＢ中のデータのアクセス手順に
ついて説明する。計算機が起動されると、ＣＰＵ１はＨ
ＤＤ２に格納された実行プログラム、項目テーブルＩＴ
およびデータ部ＤＢをＲＡＭ３の領域２０、２１および
２２にそれぞれロードする（図８のＳ３０、Ｓ３１、Ｓ
３２）。これにより、ＲＡＭ３の記憶状態は図６に示さ
れるような状態となる。次に、ＣＰＵ１によりプログラ
ムが実行されて利用者によりアクセスが所望されるデー
タの項目名（たとえば、Ｎｏ．３）がキーボード４から
入力されて指定されると（Ｓ３３）、ＣＰＵ１は内部の
図示されないカウンタの値ｎに１を初期設定する（Ｓ３
４）。そして、カウンタの値ｎを１ずつインクリメント
しながら、指定された項目名（Ｎｏ．３）と項目テーブ
ルＩＴ中の各項目名を先頭から順に比較照合し、テーブ
ルＩＴ中に指定された項目名が登録されているか否かを
判別する（Ｓ３５、Ｓ３６、Ｓ３７、Ｓ３８）。指定さ
れた項目名（Ｎｏ．３）がテーブルＩＴ中に登録されて
いなければ（Ｓ３８）、該当項目名なしの処理がなされ
る（Ｓ３９）。
ＡＭ３に記憶されたデータのアクセス手順を示すフロー
チャートである。次に図８を参照して、図５のＲＡＭ３
に記憶されたデータ部ＤＢ中のデータのアクセス手順に
ついて説明する。計算機が起動されると、ＣＰＵ１はＨ
ＤＤ２に格納された実行プログラム、項目テーブルＩＴ
およびデータ部ＤＢをＲＡＭ３の領域２０、２１および
２２にそれぞれロードする（図８のＳ３０、Ｓ３１、Ｓ
３２）。これにより、ＲＡＭ３の記憶状態は図６に示さ
れるような状態となる。次に、ＣＰＵ１によりプログラ
ムが実行されて利用者によりアクセスが所望されるデー
タの項目名（たとえば、Ｎｏ．３）がキーボード４から
入力されて指定されると（Ｓ３３）、ＣＰＵ１は内部の
図示されないカウンタの値ｎに１を初期設定する（Ｓ３
４）。そして、カウンタの値ｎを１ずつインクリメント
しながら、指定された項目名（Ｎｏ．３）と項目テーブ
ルＩＴ中の各項目名を先頭から順に比較照合し、テーブ
ルＩＴ中に指定された項目名が登録されているか否かを
判別する（Ｓ３５、Ｓ３６、Ｓ３７、Ｓ３８）。指定さ
れた項目名（Ｎｏ．３）がテーブルＩＴ中に登録されて
いなければ（Ｓ３８）、該当項目名なしの処理がなされ
る（Ｓ３９）。
【０００７】一方、指定項目名（Ｎｏ．３）と一致する
項目名ｉ１がテーブルＩＴ中に登録されていることが判
別されると（Ｓ３６）、応じて一致が判別された項目名
ｉ１に対応のアドレスａｄ１（この場合、（Ｃ００００
００８）H ）がテーブルＩＴから読出され（Ｓ４０）、
入出力ポインタ１１に設定される（Ｓ４１）。ＣＰＵ１
は入出力ポインタ１１に設定されたアドレスａｄ１に基
づくアドレス指定によりＲＡＭ３からデータを“ヌル”
キャラクタが検出されるまで読込む（Ｓ４２）。これに
より、ＣＰＵ１は文字列“ＩＰＬ”をデータとして得る
ことができる。
項目名ｉ１がテーブルＩＴ中に登録されていることが判
別されると（Ｓ３６）、応じて一致が判別された項目名
ｉ１に対応のアドレスａｄ１（この場合、（Ｃ００００
００８）H ）がテーブルＩＴから読出され（Ｓ４０）、
入出力ポインタ１１に設定される（Ｓ４１）。ＣＰＵ１
は入出力ポインタ１１に設定されたアドレスａｄ１に基
づくアドレス指定によりＲＡＭ３からデータを“ヌル”
キャラクタが検出されるまで読込む（Ｓ４２）。これに
より、ＣＰＵ１は文字列“ＩＰＬ”をデータとして得る
ことができる。
【０００８】ＲＡＭ３から読出されたデータは表示すべ
きかどうかが判定され、その判定結果に応じてＣＲＴ５
に表示され処理は終了する（Ｓ４３、Ｓ４４）。
きかどうかが判定され、その判定結果に応じてＣＲＴ５
に表示され処理は終了する（Ｓ４３、Ｓ４４）。
【０００９】
【発明が解決しようとする課題】従来のアクセス手順で
は、アクセスの際にＲＡＭ３中の特定領域をアドレス指
定するが、これに用いられるアドレスａｄ１は絶対アド
レスであったので、このアクセス方法は、その汎用性に
欠点があり、またアクセス速度を低下させるという欠点
があった。これらの欠点についてさらに詳述する。絶対
アドレスのバイト長はＲＡＭ３の物理的メモリ空間に対
応して規定されるので、ＲＡＭ３の大きさに準じてその
バイト長も大きくなってしまう。したがって、ＲＡＭ３
を直接にアドレス指定するための入出力ポインタ１１の
容量もまたＲＡＭ３の物理的メモリ空間に対応した大き
さのものが要求されてしまうことから、大容量の入出力
ポインタ１１を持たない計算機にはこのアクセス手順を
適用できず、このアクセス方法は汎用性に劣るという問
題があった。また、小さい入出力ポインタを用いて上述
のアクセス手順を採用しようとすれば、データ部ＤＢを
高速アクセス可能なメモリと低速アクセス可能なメモリ
とに分割して記憶させておき、高速メモリに所望のデー
タが存在しない場合、低速メモリをアクセスして所望と
するデータを得る必要がある、すなわち低速メモリのア
クセスが必要となることからアクセス速度を向上させる
ことができないという欠点があった。
は、アクセスの際にＲＡＭ３中の特定領域をアドレス指
定するが、これに用いられるアドレスａｄ１は絶対アド
レスであったので、このアクセス方法は、その汎用性に
欠点があり、またアクセス速度を低下させるという欠点
があった。これらの欠点についてさらに詳述する。絶対
アドレスのバイト長はＲＡＭ３の物理的メモリ空間に対
応して規定されるので、ＲＡＭ３の大きさに準じてその
バイト長も大きくなってしまう。したがって、ＲＡＭ３
を直接にアドレス指定するための入出力ポインタ１１の
容量もまたＲＡＭ３の物理的メモリ空間に対応した大き
さのものが要求されてしまうことから、大容量の入出力
ポインタ１１を持たない計算機にはこのアクセス手順を
適用できず、このアクセス方法は汎用性に劣るという問
題があった。また、小さい入出力ポインタを用いて上述
のアクセス手順を採用しようとすれば、データ部ＤＢを
高速アクセス可能なメモリと低速アクセス可能なメモリ
とに分割して記憶させておき、高速メモリに所望のデー
タが存在しない場合、低速メモリをアクセスして所望と
するデータを得る必要がある、すなわち低速メモリのア
クセスが必要となることからアクセス速度を向上させる
ことができないという欠点があった。
【００１０】それゆえにこの発明の目的は、汎用性およ
びアクセス速度に優れたアクセス装置を提供することで
ある。
びアクセス速度に優れたアクセス装置を提供することで
ある。
【００１１】
【課題を解決するための手段】この発明に係るアクセス
装置は、データ群を記憶したメモリと、データ群中の各
データを特定する複数の符号と、これら符号のそれぞれ
に対応してデータのメモリにおけるアドレスとを格納し
たテーブルと、アクセスが所望されるデータに対応の符
号が入力されたことに応じて、この入力符号に基づいて
テーブルから該入力符号に対応のアドレスを読出すアド
レス読出手段と、このアドレス読出手段により読出され
たアドレスとデータ群のメモリにおける先頭アドレスと
のオフセット値を算出する算出手段と、この算出手段に
より算出されたオフセット値に基づいてメモリをアドレ
ス指定する手段とを備えて構成される。
装置は、データ群を記憶したメモリと、データ群中の各
データを特定する複数の符号と、これら符号のそれぞれ
に対応してデータのメモリにおけるアドレスとを格納し
たテーブルと、アクセスが所望されるデータに対応の符
号が入力されたことに応じて、この入力符号に基づいて
テーブルから該入力符号に対応のアドレスを読出すアド
レス読出手段と、このアドレス読出手段により読出され
たアドレスとデータ群のメモリにおける先頭アドレスと
のオフセット値を算出する算出手段と、この算出手段に
より算出されたオフセット値に基づいてメモリをアドレ
ス指定する手段とを備えて構成される。
【００１２】
【作用】この発明に係るアクセス装置は、アドレス読出
手段が、アクセスが所望されるデータに対応の符号が入
力されたことに応答して、この入力符号に基づいてテー
ブルから該入力符号に対応のアドレスを読出し、算出手
段がこの読出されたアドレスとデータ群のメモリにおけ
る先頭アドレスとのオフセット値を算出し、そして算出
されたオフセット値に基づいてメモリが先頭アドレスに
従う相対アドレスを用いて指定される。
手段が、アクセスが所望されるデータに対応の符号が入
力されたことに応答して、この入力符号に基づいてテー
ブルから該入力符号に対応のアドレスを読出し、算出手
段がこの読出されたアドレスとデータ群のメモリにおけ
る先頭アドレスとのオフセット値を算出し、そして算出
されたオフセット値に基づいてメモリが先頭アドレスに
従う相対アドレスを用いて指定される。
【００１３】
【実施例】以下、この発明の一実施例について図を参照
し詳細に説明する。
し詳細に説明する。
【００１４】図１は、この発明の一実施例によるデータ
アクセス装置を搭載した計算機の概略ブロック図であ
る。図１に示された計算機と図５に示された従来の計算
機とを比較し異なる点はＣＰＵ１が新たにレジスタ１２
を内蔵し従来の入出力ポインタ１１に代替えして読取部
１３が設けられている点にある。その他の構成要素は図
５に示された従来のそれと同様であるので、それらに関
する説明は省略する。読取部１３は、ＲＡＭ３をアクセ
スするためのポインタであり、ＣＰＵ１はＲＡＭ３をア
クセスする場合にアクセスに関するアドレスに関する情
報を読取部１３に設定し、読取部１３によってアドレス
指定される領域をＣＰＵ１がアクセスする。
アクセス装置を搭載した計算機の概略ブロック図であ
る。図１に示された計算機と図５に示された従来の計算
機とを比較し異なる点はＣＰＵ１が新たにレジスタ１２
を内蔵し従来の入出力ポインタ１１に代替えして読取部
１３が設けられている点にある。その他の構成要素は図
５に示された従来のそれと同様であるので、それらに関
する説明は省略する。読取部１３は、ＲＡＭ３をアクセ
スするためのポインタであり、ＣＰＵ１はＲＡＭ３をア
クセスする場合にアクセスに関するアドレスに関する情
報を読取部１３に設定し、読取部１３によってアドレス
指定される領域をＣＰＵ１がアクセスする。
【００１５】図２は、図１の計算機におけるプログラム
実行中のＲＡＭ３のメモリマップを示す図である。図２
に示されるように従来（図６）と同様にデータ部領域２
２、項目テーブル領域２１および実行プログラム領域２
０がＲＡＭ３に含まれる。読取部１３はＲＡＭ３の絶対
アドレス（Ｃ０００００００）H を先頭アドレスにして
データ部を格納するデータ部領域２２をアドレス指定す
るためのものであり、そこに設定される値はデータ部領
域２２の先頭アドレス（Ｃ０００００００）Hからのオ
フセット値である。つまり、ＣＰＵ１はデータ部のデー
タをアクセスする際に読取部１３にデータ部領域２０の
先頭アドレスからのオフセット値を設定し、読取部１３
が設定されたオフセット値に基づいてアドレス指定する
領域にストアされるデータを読出すよう動作する。な
お、読取部１３に設定すべきオフセット値を算出するた
めに、ＣＰＵ１のレジスタ１２には、データ部領域２２
のＲＡＭ３における先頭アドレス（この場合アドレス
（Ｃ０００００００）H ）が予め設定される。なお、項
目テーブルＩＴの内容は図７（ａ）に示されたものと同
様であるので、それらに関する詳細説明は省略する。ま
た、データ部に格納されるデータｄｄは図７（ｂ）に示
されたものと同様であるのでその詳細説明は省略する。
実行中のＲＡＭ３のメモリマップを示す図である。図２
に示されるように従来（図６）と同様にデータ部領域２
２、項目テーブル領域２１および実行プログラム領域２
０がＲＡＭ３に含まれる。読取部１３はＲＡＭ３の絶対
アドレス（Ｃ０００００００）H を先頭アドレスにして
データ部を格納するデータ部領域２２をアドレス指定す
るためのものであり、そこに設定される値はデータ部領
域２２の先頭アドレス（Ｃ０００００００）Hからのオ
フセット値である。つまり、ＣＰＵ１はデータ部のデー
タをアクセスする際に読取部１３にデータ部領域２０の
先頭アドレスからのオフセット値を設定し、読取部１３
が設定されたオフセット値に基づいてアドレス指定する
領域にストアされるデータを読出すよう動作する。な
お、読取部１３に設定すべきオフセット値を算出するた
めに、ＣＰＵ１のレジスタ１２には、データ部領域２２
のＲＡＭ３における先頭アドレス（この場合アドレス
（Ｃ０００００００）H ）が予め設定される。なお、項
目テーブルＩＴの内容は図７（ａ）に示されたものと同
様であるので、それらに関する詳細説明は省略する。ま
た、データ部に格納されるデータｄｄは図７（ｂ）に示
されたものと同様であるのでその詳細説明は省略する。
【００１６】図３（ａ）および（ｂ）は、データ部中の
データが読取部１３を用いて読取られる状況を模式的に
示す図である。図３（ａ）ではデータ部のデータが１本
のテープに連続して登録された状況にあり、読取部１３
がデータ部の先頭アドレス、すなわちテーブルの先頭に
初期設定されている状況が示される。データ“ＩＰＬ”
のアクセスが所望されると、データ“ＩＰＬ”のＲＡＭ
３における絶対アドレス（Ｃ００００００８）H とデー
タ部の先頭アドレス（Ｃ０００００００）H とのオフセ
ット値「８」が算出されて、読取部１３に設定される。
言い換えれば図３（ｂ）に示されるように、テープがオ
フセット値分だけ巻取られて読取部１３の位置はテープ
の先頭からオフセット「８」分だけ進んだ位置をポイン
ト、すなわちアドレス指定することを示している。
データが読取部１３を用いて読取られる状況を模式的に
示す図である。図３（ａ）ではデータ部のデータが１本
のテープに連続して登録された状況にあり、読取部１３
がデータ部の先頭アドレス、すなわちテーブルの先頭に
初期設定されている状況が示される。データ“ＩＰＬ”
のアクセスが所望されると、データ“ＩＰＬ”のＲＡＭ
３における絶対アドレス（Ｃ００００００８）H とデー
タ部の先頭アドレス（Ｃ０００００００）H とのオフセ
ット値「８」が算出されて、読取部１３に設定される。
言い換えれば図３（ｂ）に示されるように、テープがオ
フセット値分だけ巻取られて読取部１３の位置はテープ
の先頭からオフセット「８」分だけ進んだ位置をポイン
ト、すなわちアドレス指定することを示している。
【００１７】図４は、この発明の一実施例によるデータ
のアクセス手順を示すフローチャートである。図４を参
照して図１に示された計算機におけるＲＡＭ３に記憶さ
れたデータのアクセス手順を説明する。図１の計算機が
起動されると、応じてＣＰＵ１はＨＤＤ２から実行プロ
グラムおよび項目テーブルＩＴを読出しＲＡＭ３の実行
プログラム領域２０および項目テーブル領域２１にそれ
ぞれロードする（Ｓ１、Ｓ２）。これにより、項目テー
ブル領域２１には図７（ａ）に示されるような項目テー
ブルＩＴが展開される。データ部は、ＲＡＭ３のアドレ
ス（Ｃ０００００００）H 以降のデータ部領域２２に格
納されている。なお前述した項目テーブル展開時、ＣＰ
Ｕ１はデータ部の先頭アドレス（Ｃ０００００００）H
をレジスタ１２に読込んでおく。次に、読取部１３の位
置をデータ部の先頭アドレス（Ｃ０００００００）H に
初期設定する。
のアクセス手順を示すフローチャートである。図４を参
照して図１に示された計算機におけるＲＡＭ３に記憶さ
れたデータのアクセス手順を説明する。図１の計算機が
起動されると、応じてＣＰＵ１はＨＤＤ２から実行プロ
グラムおよび項目テーブルＩＴを読出しＲＡＭ３の実行
プログラム領域２０および項目テーブル領域２１にそれ
ぞれロードする（Ｓ１、Ｓ２）。これにより、項目テー
ブル領域２１には図７（ａ）に示されるような項目テー
ブルＩＴが展開される。データ部は、ＲＡＭ３のアドレ
ス（Ｃ０００００００）H 以降のデータ部領域２２に格
納されている。なお前述した項目テーブル展開時、ＣＰ
Ｕ１はデータ部の先頭アドレス（Ｃ０００００００）H
をレジスタ１２に読込んでおく。次に、読取部１３の位
置をデータ部の先頭アドレス（Ｃ０００００００）H に
初期設定する。
【００１８】次に、利用者がキーボード４を介して項目
名を、たとえばＮｏ．３と入力すると（Ｓ４）、ＣＰＵ
１は内部のカウンタ（図示せず）の値ｎに１を設定する
（Ｓ５）。その後、ＣＰＵ１はカウンタの値ｎを１ずつ
インクリメントしながら、指定された項目名（Ｎｏ．
３）と項目テーブルＩＴ中の各項目名とを先頭から順に
比較照合し、テーブルＩＴ中に指定された項目名が登録
されているか否かを判別する（Ｓ６、Ｓ７、Ｓ８、Ｓ
９）。指定された項目名がテーブルＩＴに登録されてい
なければ該当項目なしの処理がなされる（Ｓ１０）。
名を、たとえばＮｏ．３と入力すると（Ｓ４）、ＣＰＵ
１は内部のカウンタ（図示せず）の値ｎに１を設定する
（Ｓ５）。その後、ＣＰＵ１はカウンタの値ｎを１ずつ
インクリメントしながら、指定された項目名（Ｎｏ．
３）と項目テーブルＩＴ中の各項目名とを先頭から順に
比較照合し、テーブルＩＴ中に指定された項目名が登録
されているか否かを判別する（Ｓ６、Ｓ７、Ｓ８、Ｓ
９）。指定された項目名がテーブルＩＴに登録されてい
なければ該当項目なしの処理がなされる（Ｓ１０）。
【００１９】一方、指定項目名と一致する項目名ｉ１が
テーブルＩＴ中にあることが判別されると（Ｓ７）、一
致が判別された項目名ｉ１に対応のアドレスａｄ１（こ
の場合、（Ｃ００００００８）H ）がテーブルＩＴから
読出される（Ｓ１１）。
テーブルＩＴ中にあることが判別されると（Ｓ７）、一
致が判別された項目名ｉ１に対応のアドレスａｄ１（こ
の場合、（Ｃ００００００８）H ）がテーブルＩＴから
読出される（Ｓ１１）。
【００２０】ＣＰＵ１は項目テーブルＩＴから読出され
た指定項目名（Ｎｏ．３）に対応の絶対アドレスａｄ１
の値からレジスタ１２に格納されたデータ部の先頭アド
レスの値を引いて、オフセット値を算出する（Ｓ１
２）。得られたオフセット値（８）を読取部１３に設定
することにより、データ部の読取部１３はデータ部の先
頭からそのオフセット分（８バイト分、テープを送るよ
うに）進められる（Ｓ１３）。そして、読取部１３の指
すアドレス位置から“ヌル”文字までの部分（文字列
“ＩＰＬ”）を読出しデータとする（Ｓ１４）。
た指定項目名（Ｎｏ．３）に対応の絶対アドレスａｄ１
の値からレジスタ１２に格納されたデータ部の先頭アド
レスの値を引いて、オフセット値を算出する（Ｓ１
２）。得られたオフセット値（８）を読取部１３に設定
することにより、データ部の読取部１３はデータ部の先
頭からそのオフセット分（８バイト分、テープを送るよ
うに）進められる（Ｓ１３）。そして、読取部１３の指
すアドレス位置から“ヌル”文字までの部分（文字列
“ＩＰＬ”）を読出しデータとする（Ｓ１４）。
【００２１】読出されたデータを表示すべき場合はＣＲ
Ｔ５に表示し処理は終了する（Ｓ１５、Ｓ１６）。
Ｔ５に表示し処理は終了する（Ｓ１５、Ｓ１６）。
【００２２】
【発明の効果】以上のようにこの発明によれば、データ
のアクセスが所望されると、該データのメモリにおける
アドレスと、該データを含むデータ群のメモリにおける
先頭アドレスとのオフセット値に基づきメモリがアドレ
ス指定されてアクセスされるので、先頭アドレスを基準
とした相対アドレスに基づくアドレス指定によりアクセ
スすることが可能となる。このことから、メモリのアク
セス用のポインタは少なくともオフセット値の最大値を
格納可能な大きさであればよく汎用性が拡大する。また
このポインタにオフセット値が格納されてアドレス指定
されるので、すなわちこのポインタを用いたアドレス指
定可能な物理空間が拡大されるので、従来、ポインタの
大きさの制限から異なる２つのメモリに分割されていた
データ群を１つのメモリに記憶させることが容易に可能
となるので、アクセス速度は向上する。
のアクセスが所望されると、該データのメモリにおける
アドレスと、該データを含むデータ群のメモリにおける
先頭アドレスとのオフセット値に基づきメモリがアドレ
ス指定されてアクセスされるので、先頭アドレスを基準
とした相対アドレスに基づくアドレス指定によりアクセ
スすることが可能となる。このことから、メモリのアク
セス用のポインタは少なくともオフセット値の最大値を
格納可能な大きさであればよく汎用性が拡大する。また
このポインタにオフセット値が格納されてアドレス指定
されるので、すなわちこのポインタを用いたアドレス指
定可能な物理空間が拡大されるので、従来、ポインタの
大きさの制限から異なる２つのメモリに分割されていた
データ群を１つのメモリに記憶させることが容易に可能
となるので、アクセス速度は向上する。
【図１】この発明の一実施例によるデータアクセス装置
を搭載した計算機の概略ブロック図である。
を搭載した計算機の概略ブロック図である。
【図２】図１の計算機におけるプログラム実行中のＲＡ
Ｍのメモリマップを示す図である。
Ｍのメモリマップを示す図である。
【図３】（ａ）および（ｂ）は、図１に示される計算機
においてデータ部中のデータが読取部を用いて読取られ
る状況を模式的に示す図である。
においてデータ部中のデータが読取部を用いて読取られ
る状況を模式的に示す図である。
【図４】図１に示された計算機におけるＲＡＭに記憶さ
れたデータのアクセス手順を示すフローチャートであ
る。
れたデータのアクセス手順を示すフローチャートであ
る。
【図５】従来のデータアクセス装置を搭載した計算機の
概略ブロック図である。
概略ブロック図である。
【図６】図５の計算機におけるプログラム実行中のＲＡ
Ｍ３のメモリマップを示す図である。
Ｍ３のメモリマップを示す図である。
【図７】（ａ）および（ｂ）は、図６の項目テーブルお
よびデータ部の構成を示す図である。
よびデータ部の構成を示す図である。
【図８】図５に示された計算機におけるＲＡＭに記憶さ
れたデータのアクセス手順を示すフローチャートであ
る。
れたデータのアクセス手順を示すフローチャートであ
る。
１ ＣＰＵ ３ ＲＡＭ １２ レジスタ １３ 読取部 ２０ データ部領域 ２１ 項目テーブル領域 ＩＴ 項目テーブル なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】 データ群を記憶したメモリと、 前記データ群中の各データを特定する複数の符号と、前
記符号のそれぞれに対応して該データの前記メモリにお
けるアドレスとを格納したテーブルと、 アクセスが所望されるデータに対応の前記符号が入力さ
れたことに応じて、前記入力符号に基づいて前記テーブ
ルから該入力符号に対応の前記アドレスを読出すアドレ
ス読出手段と、 前記アドレス読出手段により読出された前記アドレスと
前記データ群の前記メモリにおける先頭アドレスとのオ
フセット値を算出する算出手段と、 前記算出手段により算出された前記オフセット値に基づ
いて前記メモリをアドレス指定する手段とを備えた、ア
クセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168093A JPH06250921A (ja) | 1993-02-22 | 1993-02-22 | アクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168093A JPH06250921A (ja) | 1993-02-22 | 1993-02-22 | アクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06250921A true JPH06250921A (ja) | 1994-09-09 |
Family
ID=12337823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168093A Withdrawn JPH06250921A (ja) | 1993-02-22 | 1993-02-22 | アクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06250921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075574A (ja) * | 2012-09-12 | 2014-04-24 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法、及びレシピの作成方法 |
-
1993
- 1993-02-22 JP JP3168093A patent/JPH06250921A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075574A (ja) * | 2012-09-12 | 2014-04-24 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法、及びレシピの作成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2507756B2 (ja) | 情報処理装置 | |
| JPH03250499A (ja) | データ記憶回路 | |
| US7558940B2 (en) | Virtual memory translator for real-time operating systems | |
| US4432056A (en) | Programmable electronic computer | |
| JPH06250921A (ja) | アクセス装置 | |
| JPS5848099B2 (ja) | 文字パタ−ン発生装置 | |
| JPS5848932B2 (ja) | メモリ拡張方式 | |
| US6915405B2 (en) | Emulated target associative memory system with a multi-digit incrementable validity counter | |
| JPS58114275A (ja) | パタ−ン情報検索方式 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPH019984Y2 (ja) | ||
| JPH0715623B2 (ja) | ディスプレイ装置 | |
| JP2748504B2 (ja) | 入力処理装置 | |
| KR900000090B1 (ko) | 표시제어방식 | |
| JPH025175A (ja) | 文字処理装置 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPS6210831Y2 (ja) | ||
| JP2609680B2 (ja) | データ登録装置 | |
| JPS6367213B2 (ja) | ||
| JPH0398119A (ja) | 記憶装置 | |
| JPS5817993B2 (ja) | 情報処理装置 | |
| JPS62173565A (ja) | 文章処理装置におけるデ−タ登録方式 | |
| JPH0256038A (ja) | メモリのアクセス制御方式 | |
| JPS6214857B2 (ja) | ||
| JPS6218053B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |