JPH06180674A - データ記憶装置 - Google Patents
データ記憶装置Info
- Publication number
- JPH06180674A JPH06180674A JP4353499A JP35349992A JPH06180674A JP H06180674 A JPH06180674 A JP H06180674A JP 4353499 A JP4353499 A JP 4353499A JP 35349992 A JP35349992 A JP 35349992A JP H06180674 A JPH06180674 A JP H06180674A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- storage area
- storage
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Calculators And Similar Devices (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 コスト高を招致することなく、容易に書き込
みデータを補完する。 【構成】 EEPROM等の記憶手段を通常使用領域E
1と予備領域E2とに分割しておき、一方側の記憶領域
に書き込みエラーが発生した場合、他方側の記憶領域の
内容を一方側に複写することで相互間でデータ補完を行
う。これにより、コスト高を招致することなく、容易に
書き込みデータを補完することが可能になる。
みデータを補完する。 【構成】 EEPROM等の記憶手段を通常使用領域E
1と予備領域E2とに分割しておき、一方側の記憶領域
に書き込みエラーが発生した場合、他方側の記憶領域の
内容を一方側に複写することで相互間でデータ補完を行
う。これにより、コスト高を招致することなく、容易に
書き込みデータを補完することが可能になる。
Description
【0001】
【産業上の利用分野】本発明は、例えば、「電子手帳」
や「ラップトップコンピュータ」等に用いて好適なデー
タ記憶装置に関する。
や「ラップトップコンピュータ」等に用いて好適なデー
タ記憶装置に関する。
【0002】
【従来の技術】近年、携帯可能な手帳型コンピュータと
して「電子手帳」と呼ばれる装置が各種実用化されてい
る。この電子手帳には、メモリカードと呼ばれるデータ
記憶装置を外部記憶素子として用いる場合が多い。周知
のように、メモリカードは、CPU、ROMおよびRA
Mからなるデータ処理部と、電気的に消去可能な不揮発
性メモリ(以下、これをEEPROMと称す)から形成
される記憶部とを有すると共に、上述した電子手帳など
の他の外部システムに接続するための入出力インタフェ
ースを備える。入出力インタフェースには、外部システ
ムとの着脱を自在とするコネクタが設けられており、該
コネクタを介してCPU駆動用電源、各種制御信号およ
びデータの授受がなされるようになっている。
して「電子手帳」と呼ばれる装置が各種実用化されてい
る。この電子手帳には、メモリカードと呼ばれるデータ
記憶装置を外部記憶素子として用いる場合が多い。周知
のように、メモリカードは、CPU、ROMおよびRA
Mからなるデータ処理部と、電気的に消去可能な不揮発
性メモリ(以下、これをEEPROMと称す)から形成
される記憶部とを有すると共に、上述した電子手帳など
の他の外部システムに接続するための入出力インタフェ
ースを備える。入出力インタフェースには、外部システ
ムとの着脱を自在とするコネクタが設けられており、該
コネクタを介してCPU駆動用電源、各種制御信号およ
びデータの授受がなされるようになっている。
【0003】このようなデータ記憶装置において、外部
システムからデータを取り込む場合には、データ処理部
が外部システムから転送されるデータを一旦、バッファ
として動作するRAMに一時記憶した後、当該RAMか
ら読み出したデータをEEPROMへ順次書き込む。そ
して、こうした動作により、例えば、外部システムとな
る電子手帳側で作成した「データベース」をメモリカー
ド側に登録することが可能になる。
システムからデータを取り込む場合には、データ処理部
が外部システムから転送されるデータを一旦、バッファ
として動作するRAMに一時記憶した後、当該RAMか
ら読み出したデータをEEPROMへ順次書き込む。そ
して、こうした動作により、例えば、外部システムとな
る電子手帳側で作成した「データベース」をメモリカー
ド側に登録することが可能になる。
【0004】
【発明が解決しようとする課題】ところで、上述した従
来のデータ記憶装置にあっては、外部システムから供給
されるデータをEEPROMに書き込んでいる状態で接
続コネクタが取り外されると、外部システムからデータ
記憶装置側へ供給される駆動電源が断たれてしまい、こ
の書き込み中のデータを破壊してしまう虞があった。
来のデータ記憶装置にあっては、外部システムから供給
されるデータをEEPROMに書き込んでいる状態で接
続コネクタが取り外されると、外部システムからデータ
記憶装置側へ供給される駆動電源が断たれてしまい、こ
の書き込み中のデータを破壊してしまう虞があった。
【0005】そこで、こうした事故を防止するため、
書き込み動作中にコネクタが取り外せないようにする機
械的な防止策や、書き込みデータの誤り訂正符号化
(例えば、CRC等)によるデータ補完策が案出されて
いる。
書き込み動作中にコネクタが取り外せないようにする機
械的な防止策や、書き込みデータの誤り訂正符号化
(例えば、CRC等)によるデータ補完策が案出されて
いる。
【0006】しかしながら、上記項に示す機械的な防
止策を施した場合には、装置自体の構造が複雑化するた
め、コスト高を招致するという欠点がある。また、上記
に示すデータ補完策を施す場合には、アルゴリズムの
複雑化によりCPUの負担が増し、結果的に書き込み処
理が遅くなる等の弊害や、誤り訂正可能なデータ長も数
ビット〜数バイト程度となるため、破壊されたデータを
完全に補完しきれないという問題もある。
止策を施した場合には、装置自体の構造が複雑化するた
め、コスト高を招致するという欠点がある。また、上記
に示すデータ補完策を施す場合には、アルゴリズムの
複雑化によりCPUの負担が増し、結果的に書き込み処
理が遅くなる等の弊害や、誤り訂正可能なデータ長も数
ビット〜数バイト程度となるため、破壊されたデータを
完全に補完しきれないという問題もある。
【0007】そこで本発明は、上述した事情に鑑みてな
されたもので、コスト高を招致することなく、容易に書
き込みデータを補完することができるデータ記憶装置を
提供することを目的としている。
されたもので、コスト高を招致することなく、容易に書
き込みデータを補完することができるデータ記憶装置を
提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明によれば、第1の記憶領域と
第2の記憶領域とを有する記憶手段と、前記第1および
第2の記憶領域へそれぞれ順次データを書き込むデータ
処理手段とを具備し、前記データ処理手段は、前記第2
の記憶領域へのデータ書き込み中にエラーが生じた場
合、前記第1の記憶領域の内容を前記第2の記憶領域に
複写することを特徴としている。また、請求項2に記載
の発明によれば、前記データ処理手段は、前記第1の記
憶領域へのデータ書き込み中にエラーが生じた場合、前
記第2の記憶領域の内容を前記第1の記憶領域に複写す
ることを特徴としている。
め、請求項1に記載の発明によれば、第1の記憶領域と
第2の記憶領域とを有する記憶手段と、前記第1および
第2の記憶領域へそれぞれ順次データを書き込むデータ
処理手段とを具備し、前記データ処理手段は、前記第2
の記憶領域へのデータ書き込み中にエラーが生じた場
合、前記第1の記憶領域の内容を前記第2の記憶領域に
複写することを特徴としている。また、請求項2に記載
の発明によれば、前記データ処理手段は、前記第1の記
憶領域へのデータ書き込み中にエラーが生じた場合、前
記第2の記憶領域の内容を前記第1の記憶領域に複写す
ることを特徴としている。
【0009】
【作用】本発明では、記憶手段を通常使用される第1の
記憶領域と、予備使用される第2の記憶領域に分割して
おき、一方側の記憶領域に書き込みエラーが発生した場
合、他方側の記憶領域の内容を一方側に複写することで
相互間でデータ補完を行う。したがって、コスト高を招
致することなく、容易に書き込みデータを補完すること
が可能になる。
記憶領域と、予備使用される第2の記憶領域に分割して
おき、一方側の記憶領域に書き込みエラーが発生した場
合、他方側の記憶領域の内容を一方側に複写することで
相互間でデータ補完を行う。したがって、コスト高を招
致することなく、容易に書き込みデータを補完すること
が可能になる。
【0010】
【実施例】以下、本発明に係るデータ記憶装置の一実施
例について図面を参照して説明する。図1は、同実施例
によるデータ記憶システムの全体構成を示す図である。
この図において、1はメモリカードであり、接続コネク
タ3を介して外部システム2と着脱自在に接続される。
外部システム2は、例えば、メモリカード1とデータを
授受する周知の電子手帳である。
例について図面を参照して説明する。図1は、同実施例
によるデータ記憶システムの全体構成を示す図である。
この図において、1はメモリカードであり、接続コネク
タ3を介して外部システム2と着脱自在に接続される。
外部システム2は、例えば、メモリカード1とデータを
授受する周知の電子手帳である。
【0011】1aは、該カード1の各部を制御するCP
Uである。1bはこのCPU1aによってロードされる
制御プログラムや各種データテーブル等を記憶するRO
Mである。1cは、CPU1aにおいてなされる各種演
算結果やレジスタ値、あるいは制御フラグを一時記憶す
るRAMである。また、このRAM1cの所定記憶エリ
アは、バッファとして用いられるようになっており、こ
こには接続コネクタ3を介して外部システムから転送さ
れるデータが一時記憶される。
Uである。1bはこのCPU1aによってロードされる
制御プログラムや各種データテーブル等を記憶するRO
Mである。1cは、CPU1aにおいてなされる各種演
算結果やレジスタ値、あるいは制御フラグを一時記憶す
るRAMである。また、このRAM1cの所定記憶エリ
アは、バッファとして用いられるようになっており、こ
こには接続コネクタ3を介して外部システムから転送さ
れるデータが一時記憶される。
【0012】1dはこのメモリカード1のメインメモリ
として動作する記憶素子であって、電気的に消去可能な
不揮発性メモリ(EEPROM)である。EEPROM
1dは、通常、1回の書き込み(1バイト〜4バイト程
度)について10ms程度の書き込み時間を要するもの
である。このEEPROM1dの記憶領域について図2
を参照し、説明する。
として動作する記憶素子であって、電気的に消去可能な
不揮発性メモリ(EEPROM)である。EEPROM
1dは、通常、1回の書き込み(1バイト〜4バイト程
度)について10ms程度の書き込み時間を要するもの
である。このEEPROM1dの記憶領域について図2
を参照し、説明する。
【0013】図2に示すように、EEPROM1dで
は、全記憶領域を2分割しており、一方を通常使用領域
E1、他方を予備領域E2とするようにアドレスが割り
当てられている。これら領域E1,E2の各アドレスに
は、それぞれ所定データ長の実データが書き込まれる領
域RDと、当該領域RDに書き込まれたデータ毎に付与
される検査ビット領域CBとが設けられている。この検
査ビットとは、例えば、実データ毎に付与されるパリテ
ィビットである。
は、全記憶領域を2分割しており、一方を通常使用領域
E1、他方を予備領域E2とするようにアドレスが割り
当てられている。これら領域E1,E2の各アドレスに
は、それぞれ所定データ長の実データが書き込まれる領
域RDと、当該領域RDに書き込まれたデータ毎に付与
される検査ビット領域CBとが設けられている。この検
査ビットとは、例えば、実データ毎に付与されるパリテ
ィビットである。
【0014】次に、図2に示す形態で記憶領域が分割さ
れたEEPROM1dへのデータ書き込み動作について
図3(イ)を参照して説明する。まず、メモリカード1
が接続コネクタ3を介して外部システムから転送される
データをRAM1cの所定記憶エリアに一時記憶する
と、該カード1のCPU1aは図3(イ)に示す書き込
みルーチンを起動し、処理をステップSa1に進める。
ステップSa1では、このRAM1cの所定記憶エリア
(バッファ)に取り込んだデータをEEPROM1dに
書き込むべく書き込み命令を発生させ、次のステップS
a2に進む。
れたEEPROM1dへのデータ書き込み動作について
図3(イ)を参照して説明する。まず、メモリカード1
が接続コネクタ3を介して外部システムから転送される
データをRAM1cの所定記憶エリアに一時記憶する
と、該カード1のCPU1aは図3(イ)に示す書き込
みルーチンを起動し、処理をステップSa1に進める。
ステップSa1では、このRAM1cの所定記憶エリア
(バッファ)に取り込んだデータをEEPROM1dに
書き込むべく書き込み命令を発生させ、次のステップS
a2に進む。
【0015】ステップSa2では、バッファに取り込ん
だ実データを順次読み出すと共に、当該実データに対し
て算出した検査ビットを付加したデータ態様で、上述し
た通常使用領域E1(図2参照)に書き込む。そして、
この通常使用領域E1への書き込みが完了すると、CP
U1aの動作は次のステップSa3に進む。ステップS
a3では、通常使用領域E1と全く同じ内容を予備領域
E2(図2参照)へ書き込み、書き込み動作を終了す
る。このように、外部システムから転送されるデータ
は、EEPROM1dの通常使用領域E1と予備領域E
2との両者に2重に書き込まれることになる。
だ実データを順次読み出すと共に、当該実データに対し
て算出した検査ビットを付加したデータ態様で、上述し
た通常使用領域E1(図2参照)に書き込む。そして、
この通常使用領域E1への書き込みが完了すると、CP
U1aの動作は次のステップSa3に進む。ステップS
a3では、通常使用領域E1と全く同じ内容を予備領域
E2(図2参照)へ書き込み、書き込み動作を終了す
る。このように、外部システムから転送されるデータ
は、EEPROM1dの通常使用領域E1と予備領域E
2との両者に2重に書き込まれることになる。
【0016】ところで、上述した書き込み動作中にメモ
リカード1が外部システム2から取り外される場合は、
上記ステップSa2の実行過程、あるいはステップSa
3の実行過程のいずれかである。
リカード1が外部システム2から取り外される場合は、
上記ステップSa2の実行過程、あるいはステップSa
3の実行過程のいずれかである。
【0017】すなわち、書き込み動作中にメモリカード
1が取り外されない時には、図4(イ)に示す形態で通
常使用領域E1および予備領域E2共に新規なデータN
EWが書き込まれることになるが、一方、ステップSa
2の実行過程で取り外された場合には、同図(ロ)に示
すように、通常使用領域E1のデータが破壊され、予備
領域E2には書き換えられる以前のデータOLDが維持
されている。さらに、ステップSa3の実行過程で取り
外された場合には、同図(ハ)に示すように、通常使用
領域E1に新規なデータNEWが書き込まれる反面、予
備領域E2のデータが破壊されることになる。
1が取り外されない時には、図4(イ)に示す形態で通
常使用領域E1および予備領域E2共に新規なデータN
EWが書き込まれることになるが、一方、ステップSa
2の実行過程で取り外された場合には、同図(ロ)に示
すように、通常使用領域E1のデータが破壊され、予備
領域E2には書き換えられる以前のデータOLDが維持
されている。さらに、ステップSa3の実行過程で取り
外された場合には、同図(ハ)に示すように、通常使用
領域E1に新規なデータNEWが書き込まれる反面、予
備領域E2のデータが破壊されることになる。
【0018】次に、上述した図4(ロ)に示す状態、あ
るいは同図(ハ)に示す状態に陥った場合のデータ補完
動作について図3(ロ)を参照して説明する。 (1)通常使用領域E1のデータが破壊された場合のデ
ータ補完動作
るいは同図(ハ)に示す状態に陥った場合のデータ補完
動作について図3(ロ)を参照して説明する。 (1)通常使用領域E1のデータが破壊された場合のデ
ータ補完動作
【0019】まず、ステップSa2の実行過程でメモリ
カード1が外部システム2から取り外され、この後に再
び両者間が接続されると、CPU1aは図3(ロ)に示
すデータ補完ルーチンを起動し、ステップSb1に処理
を進める。ステップSb1では、通常使用領域E1の先
頭アドレスから順次にデータを読み出し、検査ビットと
実データとが一致するか否かをチェックする。そして、
この場合、通常使用領域E1でデータ破壊が発生するか
ら、このチェック結果は「NG」となり、ステップSb
2に進む。
カード1が外部システム2から取り外され、この後に再
び両者間が接続されると、CPU1aは図3(ロ)に示
すデータ補完ルーチンを起動し、ステップSb1に処理
を進める。ステップSb1では、通常使用領域E1の先
頭アドレスから順次にデータを読み出し、検査ビットと
実データとが一致するか否かをチェックする。そして、
この場合、通常使用領域E1でデータ破壊が発生するか
ら、このチェック結果は「NG」となり、ステップSb
2に進む。
【0020】ステップSb2では、予備領域E2に格納
されている書き換え以前のデータOLDを読み出し、こ
れを通常使用領域E1の先頭アドレスから順次オーバラ
イトし、予備領域E2の内容を通常使用領域E1へコピ
ーする。これにより、EEPROM1dは、図4(ニ)
に示すように、領域E1,E2共にデータ破壊が起こる
以前のデータOLDが書き込まれた状態にリカバリーさ
れることになる。なお、このステップSb2が完了する
と、CPU1aの動作は図示されていないメインルーチ
ンに復帰する。
されている書き換え以前のデータOLDを読み出し、こ
れを通常使用領域E1の先頭アドレスから順次オーバラ
イトし、予備領域E2の内容を通常使用領域E1へコピ
ーする。これにより、EEPROM1dは、図4(ニ)
に示すように、領域E1,E2共にデータ破壊が起こる
以前のデータOLDが書き込まれた状態にリカバリーさ
れることになる。なお、このステップSb2が完了する
と、CPU1aの動作は図示されていないメインルーチ
ンに復帰する。
【0021】(2)予備領域E2のデータが破壊された
場合のデータ補完動作 この場合、通常使用領域E1での検査ビットチェックが
「OK」となるから、CPU1aの処理はステップSb
3に進む。ステップSb3では、通常使用領域E1に書
き込まれた新規なデータNEWを読み出し、これを予備
領域E1の先頭アドレスから順次オーバライトし、通常
使用領域E1の内容を予備領域E2へコピーする。これ
により、EEPROM1dは、図4(ホ)に示すよう
に、書き込み動作中にデータ破壊が発生しても、領域E
1,E2共に新規なデータNEWが書き込まれることに
なる。なお、このステップSb3が完了すると、CPU
1aの動作は図示されていないメインルーチンに復帰す
る。
場合のデータ補完動作 この場合、通常使用領域E1での検査ビットチェックが
「OK」となるから、CPU1aの処理はステップSb
3に進む。ステップSb3では、通常使用領域E1に書
き込まれた新規なデータNEWを読み出し、これを予備
領域E1の先頭アドレスから順次オーバライトし、通常
使用領域E1の内容を予備領域E2へコピーする。これ
により、EEPROM1dは、図4(ホ)に示すよう
に、書き込み動作中にデータ破壊が発生しても、領域E
1,E2共に新規なデータNEWが書き込まれることに
なる。なお、このステップSb3が完了すると、CPU
1aの動作は図示されていないメインルーチンに復帰す
る。
【0022】以上のように、上述した実施例によれば、
EEPROM1dの記憶領域を通常使用領域E1と予備
領域E2とに分割しておき、この領域E1への書き込み
動作中にメモリカード1が外部システム2から取り外さ
れ、該領域E1のデータが破壊された場合には、領域E
2側に保存されるデータOLDを領域E1にコピーして
EEPROM1dの内容をデータ破壊が起こる以前の状
態に復帰させ、一方、領域E2への書き込み動作中にメ
モリカード1が外部システム2から取り外され、該領域
E2のデータが破壊された場合には、領域E1に書き込
まれた新規なデータNEWを領域E2にコピーしてEE
PROM1dの内容を更新するようにしている。
EEPROM1dの記憶領域を通常使用領域E1と予備
領域E2とに分割しておき、この領域E1への書き込み
動作中にメモリカード1が外部システム2から取り外さ
れ、該領域E1のデータが破壊された場合には、領域E
2側に保存されるデータOLDを領域E1にコピーして
EEPROM1dの内容をデータ破壊が起こる以前の状
態に復帰させ、一方、領域E2への書き込み動作中にメ
モリカード1が外部システム2から取り外され、該領域
E2のデータが破壊された場合には、領域E1に書き込
まれた新規なデータNEWを領域E2にコピーしてEE
PROM1dの内容を更新するようにしている。
【0023】したがって、前述した機械的な防止策や、
誤り訂正符号化によるデータ補完策を施すことなく、容
易に書き込みデータの補完を行うことが可能となる。こ
の補完動作は、アルゴリズムが極めて簡素であることか
ら、CPU1aに与える負担も少なく、処理速度の高速
化やプログラムROMやRAMの容量節約も可能にな
る。また、この補完動作では、従来の誤り訂正符号化方
法に比べ大量のデータ(数Kバイト)の補完が可能であ
る。
誤り訂正符号化によるデータ補完策を施すことなく、容
易に書き込みデータの補完を行うことが可能となる。こ
の補完動作は、アルゴリズムが極めて簡素であることか
ら、CPU1aに与える負担も少なく、処理速度の高速
化やプログラムROMやRAMの容量節約も可能にな
る。また、この補完動作では、従来の誤り訂正符号化方
法に比べ大量のデータ(数Kバイト)の補完が可能であ
る。
【0024】
【発明の効果】以上説明したように、本発明によれば、
記憶手段を通常使用される第1の記憶領域と、予備使用
される第2の記憶領域に分割しておき、一方側の記憶領
域に書き込みエラーが発生した場合、他方側の記憶領域
の内容を一方側に複写することで相互間でデータ補完を
行う。したがって、コスト高を招致することなく、書き
込みデータを補完することができる。
記憶手段を通常使用される第1の記憶領域と、予備使用
される第2の記憶領域に分割しておき、一方側の記憶領
域に書き込みエラーが発生した場合、他方側の記憶領域
の内容を一方側に複写することで相互間でデータ補完を
行う。したがって、コスト高を招致することなく、書き
込みデータを補完することができる。
【図1】本発明に係る一実施例の構成を示すブロック図
である。
である。
【図2】同実施例におけるEEPROM1dの記憶領域
を説明するための図である。
を説明するための図である。
【図3】同実施例における書き込み動作およびデータ補
完動作を説明するためのフローチャートである。
完動作を説明するためのフローチャートである。
【図4】同実施例におけるデータ補完動作を説明するた
めの図である。
めの図である。
1 メモリカード(データ記憶装置) 1a CPU(データ処理手段) 1b ROM(データ処理手段) 1c RAM(データ処理手段) 1d EEPROM(記憶手段) 2 外部システム 3 接続コネクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G06K 19/07
Claims (3)
- 【請求項1】 第1の記憶領域と第2の記憶領域とを有
する記憶手段と、 前記第1および第2の記憶領域へそれぞれ順次データを
書き込むデータ処理手段とを具備し、 前記データ処理手段は、前記第2の記憶領域へのデータ
書き込み中にエラーが生じた場合、前記第1の記憶領域
の内容を前記第2の記憶領域に複写することを特徴とす
るデータ記憶装置。 - 【請求項2】 前記データ処理手段は、前記第1の記憶
領域へのデータ書き込み中にエラーが生じた場合、前記
第2の記憶領域の内容を前記第1の記憶領域に複写する
ことを特徴とする請求項1記載のデータ記憶装置。 - 【請求項3】 前記記憶手段は、電気的に消去可能な不
揮発性メモリであることを特徴とする請求項1記載のデ
ータ記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4353499A JPH06180674A (ja) | 1992-12-14 | 1992-12-14 | データ記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4353499A JPH06180674A (ja) | 1992-12-14 | 1992-12-14 | データ記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06180674A true JPH06180674A (ja) | 1994-06-28 |
Family
ID=18431260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4353499A Pending JPH06180674A (ja) | 1992-12-14 | 1992-12-14 | データ記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06180674A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000218824A (ja) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
JP2006344060A (ja) * | 2005-06-09 | 2006-12-21 | Sony Corp | 情報処理装置、情報処理方法 |
US7363443B2 (en) | 2001-10-10 | 2008-04-22 | Sony Computer Entertainment America Inc. | Systems and methods for saving data |
US8954356B2 (en) | 2010-09-21 | 2015-02-10 | Sony Computer Entertainment America Llc | Evolution of a user interface based on learned idiosyncrasies and collected data of a user |
US8996409B2 (en) | 2007-06-06 | 2015-03-31 | Sony Computer Entertainment Inc. | Management of online trading services using mediated communications |
US9105178B2 (en) | 2012-12-03 | 2015-08-11 | Sony Computer Entertainment Inc. | Remote dynamic configuration of telemetry reporting through regular expressions |
-
1992
- 1992-12-14 JP JP4353499A patent/JPH06180674A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000218824A (ja) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
JP2009040063A (ja) * | 1998-11-26 | 2009-02-26 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
US7363443B2 (en) | 2001-10-10 | 2008-04-22 | Sony Computer Entertainment America Inc. | Systems and methods for saving data |
JP2006344060A (ja) * | 2005-06-09 | 2006-12-21 | Sony Corp | 情報処理装置、情報処理方法 |
US8996409B2 (en) | 2007-06-06 | 2015-03-31 | Sony Computer Entertainment Inc. | Management of online trading services using mediated communications |
US8954356B2 (en) | 2010-09-21 | 2015-02-10 | Sony Computer Entertainment America Llc | Evolution of a user interface based on learned idiosyncrasies and collected data of a user |
US9105178B2 (en) | 2012-12-03 | 2015-08-11 | Sony Computer Entertainment Inc. | Remote dynamic configuration of telemetry reporting through regular expressions |
US9613147B2 (en) | 2012-12-03 | 2017-04-04 | Sony Interactive Entertainment Inc. | Collection of telemetry data by a telemetry library within a client device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2914360B2 (ja) | 外部記憶装置及びデータ処理方法 | |
RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
JP3233079B2 (ja) | データ処理システム及びデータ処理方法 | |
US6016536A (en) | Method for backing up the system files in a hard disk drive | |
EP0762282B1 (en) | Atomic update of EDC protected data | |
JP3472008B2 (ja) | フラッシュメモリ管理方法 | |
JPH08235028A (ja) | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 | |
JPH06180674A (ja) | データ記憶装置 | |
JP3603333B2 (ja) | データ処理装置 | |
JP2910745B2 (ja) | 記憶装置及びデータ処理方法 | |
JPH01271856A (ja) | バツテリーバツクアツプメモリ装置 | |
JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
US7849279B2 (en) | Method for the secure updating data areas in non volatile memory, device to perform such a method | |
JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 | |
JP4596602B2 (ja) | 不揮発性メモリのデータ管理方法 | |
JP3480957B2 (ja) | メモリのプログラミング装置 | |
JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
JP3166659B2 (ja) | 記憶装置 | |
JP2002268828A (ja) | ハードディスクのデータ保護回復デバイス | |
JPS62289999A (ja) | デ−タの書込方法 | |
JPH01237786A (ja) | カード処理装置 | |
JPS58184656A (ja) | プログラム格納方式 | |
JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
JP3269150B2 (ja) | 売上データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051207 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20081016 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081118 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090317 Free format text: JAPANESE INTERMEDIATE CODE: A02 |