JPS62266852A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62266852A JPS62266852A JP11201486A JP11201486A JPS62266852A JP S62266852 A JPS62266852 A JP S62266852A JP 11201486 A JP11201486 A JP 11201486A JP 11201486 A JP11201486 A JP 11201486A JP S62266852 A JPS62266852 A JP S62266852A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- chip
- molding resin
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims abstract description 36
- 229920005989 resin Polymers 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 238000000465 moulding Methods 0.000 abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はダイパッド部に半導体集積回路チップを固定
しその周辺部を樹脂モールドした半導体集積回路装置に
関するものである。
しその周辺部を樹脂モールドした半導体集積回路装置に
関するものである。
第２図は従来の半導体集積回路装置の一例を示す断面図
である。同図において、１は半導体集積回路チップ（以
下ＩＣチップと称する）、 ２ＶｉＩＣチツプ１を固定
するダイパッド、３はリードフレーム、４はインナーリ
ード、５はＩＣチップ１、ダイパッド２およびインナー
リード４を樹脂封止するモールド樹脂である。
である。同図において、１は半導体集積回路チップ（以
下ＩＣチップと称する）、 ２ＶｉＩＣチツプ１を固定
するダイパッド、３はリードフレーム、４はインナーリ
ード、５はＩＣチップ１、ダイパッド２およびインナー
リード４を樹脂封止するモールド樹脂である。
このように構成される半導体集積回路装置は、ＩＣチッ
プ１をダイパッド２に固定するダイボンド工程、ＩＣチ
ップ１とインナーリード４との間を電気的に接続するワ
イヤボンド工程およびＩＣチップ１．ダイパッド２．イ
ンナーリード４を樹脂封止するモールド工程等のアッセ
ンブリ工程を経て製作される。この場合、ＩＣチップ１
の表面は清浄度を保ち、モールド樹脂５との密着性が良
好な状態となるように配慮され、ダイパッド２の裏面と
モールド樹脂５との密着性についてはそれほど配慮がな
されていなかった。
プ１をダイパッド２に固定するダイボンド工程、ＩＣチ
ップ１とインナーリード４との間を電気的に接続するワ
イヤボンド工程およびＩＣチップ１．ダイパッド２．イ
ンナーリード４を樹脂封止するモールド工程等のアッセ
ンブリ工程を経て製作される。この場合、ＩＣチップ１
の表面は清浄度を保ち、モールド樹脂５との密着性が良
好な状態となるように配慮され、ダイパッド２の裏面と
モールド樹脂５との密着性についてはそれほど配慮がな
されていなかった。
従来の半導体集積回路装置は、アッセンブリ工程におい
て、ＩＣチップ１が１５０℃〜４００℃程度の高温度に
加熱されたリードフレーム３に樹脂ボンド材、半田また
は金シリコン等を用いて固定され、てらに２００℃〜３
００℃程度の高温度に再加熱されてＩＣチップ１とリー
ドフレーム３のインナーリード４との間の電気配線を金
線で行なった後、ＩＣテップ１．ダイパッド２およびイ
ンナーリード４が樹脂５によシモールドされるが、この
アッセンブリ工程中で、ダイパッド２の裏面は、各種治
具と接触され、金属粉等のゴミが付着され、相”Ｎｔ汚
染されることになる。このようにダイパッド２の長面側
が汚染てれた状態でモールド樹脂５が成形されると、前
述した汚染により、ダイパッド２の裏面とモールド樹脂
５との密着性を低下させ、その界面に微少な隙間が生じ
る。このため、モールド樹脂５を通して浸透した空気中
の水分が前述した隙間に溜る状態となる。このような状
態において、半田付は等の作業でＩＣチップ１が急激に
高温度（約１００℃以上）となると、前述した隙間に溜
っていた水分が蒸気となる。この結果、水分の体積は大
きく膨張し、モールド樹脂５に過大な応力が加わシ、モ
ールド樹脂５にひび割れ等が生じるという問題があった
。
て、ＩＣチップ１が１５０℃〜４００℃程度の高温度に
加熱されたリードフレーム３に樹脂ボンド材、半田また
は金シリコン等を用いて固定され、てらに２００℃〜３
００℃程度の高温度に再加熱されてＩＣチップ１とリー
ドフレーム３のインナーリード４との間の電気配線を金
線で行なった後、ＩＣテップ１．ダイパッド２およびイ
ンナーリード４が樹脂５によシモールドされるが、この
アッセンブリ工程中で、ダイパッド２の裏面は、各種治
具と接触され、金属粉等のゴミが付着され、相”Ｎｔ汚
染されることになる。このようにダイパッド２の長面側
が汚染てれた状態でモールド樹脂５が成形されると、前
述した汚染により、ダイパッド２の裏面とモールド樹脂
５との密着性を低下させ、その界面に微少な隙間が生じ
る。このため、モールド樹脂５を通して浸透した空気中
の水分が前述した隙間に溜る状態となる。このような状
態において、半田付は等の作業でＩＣチップ１が急激に
高温度（約１００℃以上）となると、前述した隙間に溜
っていた水分が蒸気となる。この結果、水分の体積は大
きく膨張し、モールド樹脂５に過大な応力が加わシ、モ
ールド樹脂５にひび割れ等が生じるという問題があった
。
この発明は、ダイパッド裏テと、モールド樹脂との密着
性を向上させ、モールド樹脂のひび割れの発生を防止し
て信頼性を向上させることができる半導体集積回路装置
を提供することを目的としている。
性を向上させ、モールド樹脂のひび割れの発生を防止し
て信頼性を向上させることができる半導体集積回路装置
を提供することを目的としている。
この発明に係る半導体集積回路装置は、ダイパッド裏面
側とモールド樹脂との間にモールド樹脂密着向上材を介
在させたものである。
側とモールド樹脂との間にモールド樹脂密着向上材を介
在させたものである。
この発明におけるモールド樹脂＠、３１！向上材は、ダ
イパッドとモールド樹脂との線膨張率の差による熱応力
歪を吸収する。
イパッドとモールド樹脂との線膨張率の差による熱応力
歪を吸収する。
以下、図面を用いてこの発明の実施例を詳細に説明する
。
。
第１図はこの発明による半導体集積回路装置の一実施例
を示す断面図であシ、第２図と同一部分には同一符号を
付しておる。同図において、ダイパッド２の裏面側全面
にはプリコート材６が被着形成され、ＩＣチップ１およ
びインナーリード４とともに樹脂５でモールドされてい
る。
を示す断面図であシ、第２図と同一部分には同一符号を
付しておる。同図において、ダイパッド２の裏面側全面
にはプリコート材６が被着形成され、ＩＣチップ１およ
びインナーリード４とともに樹脂５でモールドされてい
る。
このプリコート材６は、ワイヤボンド工程を終了した後
、リードフレーム３のグイパッド２裏面側を洗浄し、清
浄化させた後、このグイバッド２裏面に例えばポリイミ
ドを薄く塗布し、必要に応じてキュアされ、その硬度を
約１００ロツクウエル程度まで増大させ、適切な堅さを
有する薄膜として形成される。
、リードフレーム３のグイパッド２裏面側を洗浄し、清
浄化させた後、このグイバッド２裏面に例えばポリイミ
ドを薄く塗布し、必要に応じてキュアされ、その硬度を
約１００ロツクウエル程度まで増大させ、適切な堅さを
有する薄膜として形成される。
このような！成において、グイバッド２＆面とモールド
樹脂５との間にプリコート材６を介在させたことによシ
、ダイパッド２の材質とモールド樹脂５との線膨張率の
差による熱応力歪が吸収され、ダイパッド２の部面とモ
ールド樹脂５とが完全に密着されるので、隙間の発生が
皆無となる。
樹脂５との間にプリコート材６を介在させたことによシ
、ダイパッド２の材質とモールド樹脂５との線膨張率の
差による熱応力歪が吸収され、ダイパッド２の部面とモ
ールド樹脂５とが完全に密着されるので、隙間の発生が
皆無となる。
したがって、空気中の水分の浸入がなくなるので、プリ
ント基板への半田付けにおけるモールド樹脂５のひび割
れの発生を確実に防止することができる。
ント基板への半田付けにおけるモールド樹脂５のひび割
れの発生を確実に防止することができる。
以上説明したようにこの発明によれば、ＩＣチップを固
定するダイパッドの裏面とモールド樹脂との間にモール
ド樹脂密着向上材を介在させたことによシ、両者間の界
面が完全に密着し、密着性が向上されるので、隙間の発
生が皆無とな夛、空気中の水分の浸入がなくなシ、モー
ルド樹脂のひび割れの発生を確実に防止でき、ＩＣチッ
プの信頼性を大幅に向上させることができる。また、従
来ではひび割れ防止対策としてＩＣチップを低温度雰囲
気中に保管して吸湿を防止する配慮を行なっていたが、
これが全く不要となる。さらには、ひび割れの発生が防
止されるので、ワイヤボンド条件が大幅に緩和され、ワ
イヤボンド工程の作業性を大幅に向上させることができ
るなどの極めて優れた効果が得られる。
定するダイパッドの裏面とモールド樹脂との間にモール
ド樹脂密着向上材を介在させたことによシ、両者間の界
面が完全に密着し、密着性が向上されるので、隙間の発
生が皆無とな夛、空気中の水分の浸入がなくなシ、モー
ルド樹脂のひび割れの発生を確実に防止でき、ＩＣチッ
プの信頼性を大幅に向上させることができる。また、従
来ではひび割れ防止対策としてＩＣチップを低温度雰囲
気中に保管して吸湿を防止する配慮を行なっていたが、
これが全く不要となる。さらには、ひび割れの発生が防
止されるので、ワイヤボンド条件が大幅に緩和され、ワ
イヤボンド工程の作業性を大幅に向上させることができ
るなどの極めて優れた効果が得られる。
第１図はこの発明による半導体集積回路装置の一実施例
を示す断面図、第２図は従来の半導体集積回路装置を示
す断面図である。 １・・・・半導体集積回路チップ（ＩＣチップ）、２１
１＠１１１＋ダイパツド、３−・０．リードフレーム、
４・φ・φインｔ −ＩＪ −ト、５−・、。 モールド樹脂、６・・・・プリコート材。
を示す断面図、第２図は従来の半導体集積回路装置を示
す断面図である。 １・・・・半導体集積回路チップ（ＩＣチップ）、２１
１＠１１１＋ダイパツド、３−・０．リードフレーム、
４・φ・φインｔ −ＩＪ −ト、５−・、。 モールド樹脂、６・・・・プリコート材。
Claims (1)
- リードフレームのダイパッド上に半導体集積回路チップ
を固定しその周辺部を樹脂モールドしてなる半導体集積
回路装置において、前記ダイパッドの裏面とモールド樹
脂との間にモールド樹脂密着向上材を介在させたことを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11201486A JPS62266852A (ja) | 1986-05-14 | 1986-05-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11201486A JPS62266852A (ja) | 1986-05-14 | 1986-05-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62266852A true JPS62266852A (ja) | 1987-11-19 |
Family
ID=14575811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11201486A Pending JPS62266852A (ja) | 1986-05-14 | 1986-05-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266852A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4430990A1 (de) * | 1994-08-31 | 1996-03-07 | Siemens Ag | Verfahren zur Reinigung der Rückseite von Chips |
| CN1080931C (zh) * | 1995-07-31 | 2002-03-13 | 三星电子株式会社 | 用于生产半导体封装引线框架的工艺 |
-
1986
- 1986-05-14 JP JP11201486A patent/JPS62266852A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4430990A1 (de) * | 1994-08-31 | 1996-03-07 | Siemens Ag | Verfahren zur Reinigung der Rückseite von Chips |
| DE4430990C2 (de) * | 1994-08-31 | 2002-10-24 | Infineon Technologies Ag | Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung |
| CN1080931C (zh) * | 1995-07-31 | 2002-03-13 | 三星电子株式会社 | 用于生产半导体封装引线框架的工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691567A (en) | Structure for attaching a lead frame to a heat spreader/heat slug structure | |
| US5304842A (en) | Dissimilar adhesive die attach for semiconductor devices | |
| JPS62266852A (ja) | 半導体集積回路装置 | |
| JPS5810841A (ja) | 樹脂封止形半導体装置 | |
| JP2956617B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002198773A (ja) | 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置 | |
| JPH0345542B2 (ja) | ||
| JP2694871B2 (ja) | 半導体装置 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPS6360533B2 (ja) | ||
| KR960012635B1 (ko) | 반도체 패키지 제조방법 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6214698Y2 (ja) | ||
| JP2504465B2 (ja) | 半導体装置 | |
| JPH0462948A (ja) | 半導体装置 | |
| JPH027469Y2 (ja) | ||
| JPH05166967A (ja) | 半導体装置 | |
| JPH01296647A (ja) | 樹脂封止形半導体装置 | |
| JPS6158242A (ja) | 半導体装置の製造方法 | |
| JPH02246143A (ja) | リードフレーム | |
| JPS63310141A (ja) | 半導体装置 | |
| JPS6245133A (ja) | ペレツト付方法 | |
| JPS59976B2 (ja) | ハンドウタイソウチ | |
| JPH0256958A (ja) | 樹脂封止型半導体装置の製造方法 |