JPS59976B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS59976B2 JPS59976B2 JP50134034A JP13403475A JPS59976B2 JP S59976 B2 JPS59976 B2 JP S59976B2 JP 50134034 A JP50134034 A JP 50134034A JP 13403475 A JP13403475 A JP 13403475A JP S59976 B2 JPS59976 B2 JP S59976B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- resin
- thermal expansion
- silver paste
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関するものである。
半導体装置の半導体ペレット接続方式として金属板基板
に銀ペーストを介して半導体ペレットを接続してなるも
のがある。
に銀ペーストを介して半導体ペレットを接続してなるも
のがある。
他の方式として金シリコン共晶合金を介してペレット接
続を行う方法があるが金を使用するため価格が高くまた
接続温度が高くなる。また、半田を介してペレット接続
を行う方法があり、価格も安く、低温度で接続を行うこ
とができるが半田の疲労破壊が存在する。したがつて、
最近は銀ペーストによる低温ペレットボンディングを行
う傾向にある。これによれば金シリコン共晶合金による
場合より低価格であり、しかも、比較的良好な接続性、
導電性が得られる。しかるに、銀ペーストは半田のよう
に延びがなく、延び率が１〜２％で破壊する。したがつ
て、銀ペーストによつて接続処理を施した場合において
、銀ペーストが硬化後の温度低下によつて銀ペーストに
延びが生じ、破壊するという問題があつた。すなわち基
板の方がシリコンより熱膨張係数が大きいことから基板
の方がより大きく収縮し、そのため第１図に示すように
側面長さｌが１１から１２に長くなる。本願発明者は、
かかる銀ペーストの破壊を防止すべく、半導体ペレット
部を覆うようにレジン（樹脂）でモールドし、このレジ
ンによつて半導体ペレットを収縮せしめ、基板とペレッ
トの間の銀ペースト膜に歪が生じないようにすることを
考えた。
続を行う方法があるが金を使用するため価格が高くまた
接続温度が高くなる。また、半田を介してペレット接続
を行う方法があり、価格も安く、低温度で接続を行うこ
とができるが半田の疲労破壊が存在する。したがつて、
最近は銀ペーストによる低温ペレットボンディングを行
う傾向にある。これによれば金シリコン共晶合金による
場合より低価格であり、しかも、比較的良好な接続性、
導電性が得られる。しかるに、銀ペーストは半田のよう
に延びがなく、延び率が１〜２％で破壊する。したがつ
て、銀ペーストによつて接続処理を施した場合において
、銀ペーストが硬化後の温度低下によつて銀ペーストに
延びが生じ、破壊するという問題があつた。すなわち基
板の方がシリコンより熱膨張係数が大きいことから基板
の方がより大きく収縮し、そのため第１図に示すように
側面長さｌが１１から１２に長くなる。本願発明者は、
かかる銀ペーストの破壊を防止すべく、半導体ペレット
部を覆うようにレジン（樹脂）でモールドし、このレジ
ンによつて半導体ペレットを収縮せしめ、基板とペレッ
トの間の銀ペースト膜に歪が生じないようにすることを
考えた。
すなわち、本発明の目的は半導体ペレットと基板を接続
する銀ペースト膜の破壊をなくすことにある。
する銀ペースト膜の破壊をなくすことにある。
上記目的を達成するための本発明の要旨は、金属基板に
銀ペーストを介して半導体ペレットを接続し、その後上
記半導体ペレットと金属基板間に生じる歪よりも大きな
圧縮歪が上記半導体ペレットに生じるような熱膨張係数
を有するレジンによつて上記半導体ペレットを封止した
ことを特徴とする半導体装置にある。
銀ペーストを介して半導体ペレットを接続し、その後上
記半導体ペレットと金属基板間に生じる歪よりも大きな
圧縮歪が上記半導体ペレットに生じるような熱膨張係数
を有するレジンによつて上記半導体ペレットを封止した
ことを特徴とする半導体装置にある。
以下本発明を実施例により説明する。
第１図ａ、ｂは本発明の一実施例の説明図である。
ａはペレット付後温度を−５０℃にしたときの状態を示
し、ｂはペレット付けを終えた後レジンモールドし、そ
の後−５０℃にしたとの状態を示すものである。
し、ｂはペレット付けを終えた後レジンモールドし、そ
の後−５０℃にしたとの状態を示すものである。
一般に、電気製品は最低一５０℃の温度に耐えられるよ
うに設計され、温度試験においても最低温度が−５０℃
である。
うに設計され、温度試験においても最低温度が−５０℃
である。
したがつて、ペレット付け温度（固着点は銀ペーストを
用い場合は約２００℃）を最高温度とし、それから−５
０℃まで温度を下げると、固着時における面Ａ，−Ａ２
ａ，−Ａ４面が−５０℃の温度のときはＨ，−Ｈ２−Ｈ
３−Ｈ，面の位置に収縮され、そしてシリコンペレツト
３と金属基板１との熱膨張係数の相違（シリコンペレツ
トの方が一般の基板より熱膨張係数が小さい）に基づき
両者の収縮の度合が異なるので、銀ペースト膜２の上面
が下面より広くなり、その側面の長さは１，から１２に
なり長くなる。そして二の延び率１＝（１１−１２）／
１１が２％以上になると破壊しやすくなる。そこで、レ
ジンモールドして同図ｂに示すようにシリコンペレツト
３をレジン４によつて収縮せしめる。
用い場合は約２００℃）を最高温度とし、それから−５
０℃まで温度を下げると、固着時における面Ａ，−Ａ２
ａ，−Ａ４面が−５０℃の温度のときはＨ，−Ｈ２−Ｈ
３−Ｈ，面の位置に収縮され、そしてシリコンペレツト
３と金属基板１との熱膨張係数の相違（シリコンペレツ
トの方が一般の基板より熱膨張係数が小さい）に基づき
両者の収縮の度合が異なるので、銀ペースト膜２の上面
が下面より広くなり、その側面の長さは１，から１２に
なり長くなる。そして二の延び率１＝（１１−１２）／
１１が２％以上になると破壊しやすくなる。そこで、レ
ジンモールドして同図ｂに示すようにシリコンペレツト
３をレジン４によつて収縮せしめる。
一般に金属から成る基板は厚くかつ剛性が大であるから
レジンの硬化後の温度低下によつても収縮し得ないが、
ペレツトは薄く、剛性が小さいのでレジンの収縮力によ
つて強制的に収縮させられる。ペレツトのｂ１−Ｂ２面
がＣ１−Ｃ２面まで収縮すると、銀ペースト膜２の上面
の広さが下面の広さと等しくなり、その側面の長さはペ
レツト付の際の固着時におけるペレツト側面の長さと等
しい１１となり、延び率がＯとなる。したがつて、銀ペ
ーストの破壊の進行速度が小さくなる。次に基板として
銅を用いた場合を例として具体的に説明する。ペレツト
付け後、−５０℃の温度に冷均した場合にゎいて、基板
・シリコンベレツト間に生じる歪みε，は下記の式で得
られる。
レジンの硬化後の温度低下によつても収縮し得ないが、
ペレツトは薄く、剛性が小さいのでレジンの収縮力によ
つて強制的に収縮させられる。ペレツトのｂ１−Ｂ２面
がＣ１−Ｃ２面まで収縮すると、銀ペースト膜２の上面
の広さが下面の広さと等しくなり、その側面の長さはペ
レツト付の際の固着時におけるペレツト側面の長さと等
しい１１となり、延び率がＯとなる。したがつて、銀ペ
ーストの破壊の進行速度が小さくなる。次に基板として
銅を用いた場合を例として具体的に説明する。ペレツト
付け後、−５０℃の温度に冷均した場合にゎいて、基板
・シリコンベレツト間に生じる歪みε，は下記の式で得
られる。
（但し、αＣｕ：基板材料の熱膨張係数〔銅の場合は１
７Ｘ１０６〕、αＳｉ：シリコンペレツトの熱膨張係数
、ｔ１ ：ペレツト付け温度一２００℃、Ｔ２：最低温
度＝−５０℃）したがつて、レジンモールドによつて、
半導体ペレツトに３４００×１０６以上の圧縮歪を生ぜ
しめるようにすれば半導体ペレツト接続用銀ペーストの
破壊進展速度を少くすることができる。
７Ｘ１０６〕、αＳｉ：シリコンペレツトの熱膨張係数
、ｔ１ ：ペレツト付け温度一２００℃、Ｔ２：最低温
度＝−５０℃）したがつて、レジンモールドによつて、
半導体ペレツトに３４００×１０６以上の圧縮歪を生ぜ
しめるようにすれば半導体ペレツト接続用銀ペーストの
破壊進展速度を少くすることができる。
すなわち、半導体ペレツトに３４００×１０６以上の圧
縮歪を生ぜしめるような熱膨張係数を有する・レジンを
用いてモールドすればよい。ところで、ペレツト部をレ
ジンモールドした場合、レジンとペレツト間に生じる歪
みε２は下記の式で得られる。
縮歪を生ぜしめるような熱膨張係数を有する・レジンを
用いてモールドすればよい。ところで、ペレツト部をレ
ジンモールドした場合、レジンとペレツト間に生じる歪
みε２は下記の式で得られる。
（但し、αＲ：レジンの熱膨張係数、Ｔ３：レジン硬化
温度〔一般に１５０℃〕したがつて、基板・ペレツト間
に生じた歪みε１を打ち消すだけの、すなわちε１と等
しい圧縮歪みε２をレジンのモールドによつてシリコン
ペレツトに与えればよいから、レジンの熱膨張係数α、
は、ε２＝ε，つまり式（１）＝式（２）とＩ實くこと
により得られる。
温度〔一般に１５０℃〕したがつて、基板・ペレツト間
に生じた歪みε１を打ち消すだけの、すなわちε１と等
しい圧縮歪みε２をレジンのモールドによつてシリコン
ペレツトに与えればよいから、レジンの熱膨張係数α、
は、ε２＝ε，つまり式（１）＝式（２）とＩ實くこと
により得られる。
すなわち、
以上のことから、銅を基板とする場合、約２０×１０６
以上の熱膨張係数のレジンを用いればよいことがわかる
。
以上の熱膨張係数のレジンを用いればよいことがわかる
。
銅と略同じ熱膨張係数を有する銅合金、ＰＢＰあるいは
Ｓｎ−０ＦＣを基板とした場合も同じである。
Ｓｎ−０ＦＣを基板とした場合も同じである。
また、アルミニウムを基板とする場合は、アルミニウム
の熱膨張係数が２３×１０６であることから、そのε１
は下記の如くである。
の熱膨張係数が２３×１０６であることから、そのε１
は下記の如くである。
そして、レジンの熱膨張係数α、は、式（３）から約２
４Ｘ１０６以上となる。
４Ｘ１０６以上となる。
熱膨張係数が４，５×１０６のコバール合金を基板とし
て用いる場合は上記式（１）から２５５×１０６以上の
圧縮歪みをペレツトに与えるようなレジンでモールドす
る。
て用いる場合は上記式（１）から２５５×１０６以上の
圧縮歪みをペレツトに与えるようなレジンでモールドす
る。
そのレジンの熱膨張係数は約４．７×１０６以上となる
。同様に、５×１０６の熱膨張係数を有するモリブデン
あるいはタングステンを基板として用いる場合は３００
×１０６以上の圧縮歪みをペレツトに与えるようなレジ
ンでモールドする。
。同様に、５×１０６の熱膨張係数を有するモリブデン
あるいはタングステンを基板として用いる場合は３００
×１０６以上の圧縮歪みをペレツトに与えるようなレジ
ンでモールドする。
そのレジンの熱膨張係数は５×１０６以上となる。また
、プリント基板にペレツト付けする場合はプリント板の
熱膨張係数が３０×１０６であるこ・とから、５７００
以上の圧縮歪みをペレツトに与えるようなレジンでモー
ルドする。
、プリント基板にペレツト付けする場合はプリント板の
熱膨張係数が３０×１０６であるこ・とから、５７００
以上の圧縮歪みをペレツトに与えるようなレジンでモー
ルドする。
そのレジンの熱膨張係数は１２．５×１０６以上となる
。しかし、これらの熱膨張係数はレジンの固着温度によ
り異なる。このように本発明によれば、銀ペースト膜に
よつてペレツト付けした後に温度が低下した場合、シリ
コンペレツトと接続基板との熱膨張の相違に起因して銀
ペーストに生じる歪みを、モールド用レジンによつてペ
レツトに圧縮力を加えることによりなくすことができる
。
。しかし、これらの熱膨張係数はレジンの固着温度によ
り異なる。このように本発明によれば、銀ペースト膜に
よつてペレツト付けした後に温度が低下した場合、シリ
コンペレツトと接続基板との熱膨張の相違に起因して銀
ペーストに生じる歪みを、モールド用レジンによつてペ
レツトに圧縮力を加えることによりなくすことができる
。
本発明はシリコンペレツトを基板に銀ペーストを介して
接続してなる半導体装置に広く適用することができる。
接続してなる半導体装置に広く適用することができる。
本発明はリードフレームに半導体ペレツトに接続した後
にレジンモールドした第２図に示すような一般のレジン
モールド型半導体装置のみならず、例えば第３図に示す
ようなキヤン封止型半導体装置についても、ペレツト表
面をレジンでカバーすることにより適用することができ
る。
にレジンモールドした第２図に示すような一般のレジン
モールド型半導体装置のみならず、例えば第３図に示す
ようなキヤン封止型半導体装置についても、ペレツト表
面をレジンでカバーすることにより適用することができ
る。
第１図は本発明の実施例を示す断面図で、ａはペレツト
付け後温度を低下させた状態、ｂはペレツト付けされた
ものにさらにレジンモールドし、その後温度を低下させ
た状態を示す。 第２図および第３図は本発明の適用例を示す断面図であ
る。１・・・基板、２・・・銀ペースト膜、３・・・半
導体ペレツト、４・・・レジン。
付け後温度を低下させた状態、ｂはペレツト付けされた
ものにさらにレジンモールドし、その後温度を低下させ
た状態を示す。 第２図および第３図は本発明の適用例を示す断面図であ
る。１・・・基板、２・・・銀ペースト膜、３・・・半
導体ペレツト、４・・・レジン。
Claims (1)
- １ 金属基板に銀ペーストを介して半導体ペレットを接
続し、その後上記半導体ペレットと金属基板間に生じる
歪よりも大きな圧縮歪が上記半導体ペレットに生じるよ
うな熱膨張係数を有するレジンによつて上記半導体ペレ
ットを封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50134034A JPS59976B2 (ja) | 1975-11-10 | 1975-11-10 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50134034A JPS59976B2 (ja) | 1975-11-10 | 1975-11-10 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5258370A JPS5258370A (en) | 1977-05-13 |
| JPS59976B2 true JPS59976B2 (ja) | 1984-01-10 |
Family
ID=15118813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50134034A Expired JPS59976B2 (ja) | 1975-11-10 | 1975-11-10 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59976B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6239510U (ja) * | 1985-08-24 | 1987-03-09 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683958A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Semiconductor device |
-
1975
- 1975-11-10 JP JP50134034A patent/JPS59976B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6239510U (ja) * | 1985-08-24 | 1987-03-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5258370A (en) | 1977-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8415207B2 (en) | Module including a sintered joint bonding a semiconductor chip to a copper surface | |
| US5528076A (en) | Leadframe having metal impregnated silicon carbide mounting area | |
| KR100222157B1 (ko) | 반도체 패키지 | |
| US6387732B1 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| CN102420217B (zh) | 多芯片半导体封装体及其组装 | |
| US5053852A (en) | Molded hybrid IC package and lead frame therefore | |
| US7239023B2 (en) | Package assembly for electronic device | |
| US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| KR960000706B1 (ko) | 전력소자용 플라스틱 패키지 구조 및 그 제조방법 | |
| US20180122728A1 (en) | Semiconductor packages and methods for forming same | |
| JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
| JPH04363032A (ja) | 半導体装置 | |
| US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
| JPS59976B2 (ja) | ハンドウタイソウチ | |
| JPH03167834A (ja) | 樹脂封止型半導体装置 | |
| CN217334014U (zh) | 半导体器件 | |
| WO2008083146A1 (en) | Stress-resistant leadframe and method | |
| JPS6072251A (ja) | 封入された半導体デバイス | |
| JPS6315448A (ja) | 半導体装置 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP4247323B2 (ja) | 半導体デバイスを導電プレートにボンディングする方法 | |
| JP2937398B2 (ja) | 封止型半導体装置の製造方法 | |
| JP3014873B2 (ja) | 半導体装置の製造方法 | |
| JPS60154643A (ja) | 半導体装置 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 |