DE4430990C2 - Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung - Google Patents
Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden AnordnungInfo
- Publication number
- DE4430990C2 DE4430990C2 DE19944430990 DE4430990A DE4430990C2 DE 4430990 C2 DE4430990 C2 DE 4430990C2 DE 19944430990 DE19944430990 DE 19944430990 DE 4430990 A DE4430990 A DE 4430990A DE 4430990 C2 DE4430990 C2 DE 4430990C2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- carrier
- cleaning
- arrangement consisting
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
Die Erfindung betrifft ein Verfahren zur Entfernung von
Verunreinigungen auf der Chiprückseite sowie den, die im wesentlichen
Reste von Hilfsmaterialien in der Vormontage sind.
Durch Verunreinigungen auf der Chiprückseite, die aus anhaf
tenden Resten von Hilfsmaterialien verschiedener vorausge
hender Prozeßschritte, wie beispielsweise Schleifen oder
Sägen, bestehen, kann die Haftfestigkeit der Chiprückseite
zur einhüllenden Kunststoffmasse stark reduziert sein. Bei
der Umhüllung mit einer solchen Preßmasse, in der Regel ein
Duroplast, sollte die Kunststoffschicht als eine auf der
Chiprückseite fest haftende Schicht ausgebildet sein. Führt
jedoch eine zu geringe Haftfähigkeit im Betrieb oder beim
Einlöten zu Delaminationen, so können Risse im Gehäuse des
elektronischen Bauteiles auftreten und zum Ausfall des Bau
teiles führen.
Die auf einer Chiprückseite vorhandenen Verunreinigungen
können organische Substanzen oder beispielsweise Silikone
sein. Häufig haften Substanzen, wie beispielsweise Sägefo
lien, die als Hilfsmaterialien beim Vereinzeln von Chips aus
einem Wafer verwendet werden, auf dem Chip. Bei der LOC-
Montage (Lead On Chip) sind nach außen freiliegende Teile der
Chiprückseite von Verunreinigungen zu säubern.
Bisher bekannte Reinigungsverfahren sahen den Einsatz be
stimmter Sägefolien (UV-Sägefolien) zur Vermeidung von Kont
aminationen vor.
In einem anderen Verfahren wurde die Reinigungskraft von Ozon
ausgenutzt. Ein wesentlicher Nachteil besteht jedoch darin,
daß sich nicht alle Substanzen mit Ozon reinigen bzw. entfer
nen lassen.
In dem Aufsatz "Failure Analysis of Die-Attachment on Static
Random Access Memory (SRAM) Semiconductor Devices" von S. L. TAN
et al. In "Journal of Electronic Materials", Vol. 16, No.
1, 1987, Seiten 7-11 werden Einflußfaktoren für die Haltbarkeit
der mechanischen Verbindung zwischen einem Chip und einem
Trägersubstrat beschrieben. In diesem Zusammenhang wird
vorgeschlagen, die gegebenenfalls kontaminierte Rückseite des
Chips vor der Verbindung mit dem Substrat durch Plasma-Ätzung zu
reinigen.
Die EP 0493278 A1 betrifft ein zweistufiges Argon-Plasma-
Verfahren zur Reinigung der Oberfläche eines Substrats.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Reinigung der Rückseite von - insbesondere mittels eines LOC-Verfahrens - auf einem Träger montierten Chips bereitzustellen, mittels
dem die Chiprückseite ausreichend gereinigt wird, um Delami
nationen nach der Umhüllung mit Kunststoff zu vermeiden. Die
Lösung dieser Aufgabe geschieht durch die Merkmale des An
spruches.
Der Erfindung liegt die Erkenntnis zugrunde, daß durch die
Reinigung der Chiprückseite mittels eines Argonplasmaprozes
ses vor dem Umhüllen mit Preßmasse eine Delamination zwischen
Chiprückseite und Kunststoffumhüllung verhindert. Dies beruht
darauf, daß sämtliche Verunreinigungen in diesem Argonplasma
prozeß entfernt werden und zugleich die Oberfläche aktiviert
wird. Dies läßt sich durch Messung der Oberflächenenergie
nachweisen. Nachdem das Argonplasmaverfahren isotrop wirkt,
so daß Abschattungen irgendwelcher Art keinerlei Auswirkungen
nach sich ziehen, wird nicht nur die Chiprückseite gereinigt,
sondern auch ein Teil der Oberfläche des Leiterrahmens (Leadframes) und des Bandes
(Tapes). Die Oberflächenenergie dieser mit in den Argon
plasmaprozeß eingebrachten Bestandteile wird ebenfalls er
höht. Somit ergibt sich ein doppelter Effekt, der aus Reini
gung und Aktivierung der Oberfläche besteht. Diese Vorteile
betreffen die nach außen hin freiliegenden Oberflächenberei
che der Anordnung Leadframe, Tape und Chip.
Unter Bezug auf die begleitende Figur, die einen Querschnitt
durch ein LOC-Plastikgehäuse darstellt, wird im folgenden die
Erfindung beispielhaft beschrieben.
In der Figur ist ein elektronisches Bauelement, ein Chip 1,
mit einer Chiprückseite 5 dargestellt. Dieser ist unter
Zwischenschaltung eines Montagebandes, Tape 2, mit den Pins 4
verbunden. Diese Verbindung betrifft im wesentlichen die
mechanische Halterung, wobei eine elektrische Kontaktierung
in der Regel über Bonddrähte geschieht. Der wesentliche
innere Teil der Anordnung ist mit einer Hüllmasse oder Preß
masse 3 umgeben. Die nach außen geführten Anschlußbeinchen
sind in diesem Fall als sog. J-Leads ausgeführt.
Anhand dieses schematisch dargestellten Querschnittes eines
LOC-Plastik-Gehäuses ist erkennbar, daß die das Gehäuse
bildende Preßmasse 3, in diesem Fall ein Duroplast, die im
wesentlichen den Chip 1 vor äußeren Einflüssen schützen soll,
direkt an der Chiprückseite 5 anliegt bzw. haftet. Eine
Delamination an dieser Stelle, d. h. beispielsweise eine
Beabstandung zwischen Preßmasse 3 und Chiprückseite 5, führt
in Verbindung mit der im Betrieb vorhandenen thermischen
Belastung zu Rissen in der Rückseite des Kunststoffgehäuses.
Neben der Tatsache, daß die Schutzfunktion der Umhüllung
beeinträchtigt ist, führen die damit verbundenen, in der
gesamten Anordnung vorhandenen Spannungen meist zum Ausfall
der elektronischen Einheit.
Um eine Delamination insbesondere an der Chiprückseite 5
auszuschließen, wird vorgeschlagen, in einem Argonplasmapro
zeß die Chiprückseite 5 zu reinigen und zu aktivieren, um
eine gute Haftung zur Umhüllmasse zu erreichen.
Nachdem ein Argonplasmaprozeß in der Regel mit Horden be
schickt wird, wobei eine Vielzahl von zu reinigenden Anord
nungen in einem Gestell dem Prozeß in einer Charge zugeführt
wird, könnte es theoretisch leicht zu Abschattungen kommen.
Der Argonplasmaprozeß ist jedoch weitestgehend isotrop, d. h.
er wirkt in jeder Richtung gleichmäßig. Somit werden nicht
nur die von einem Leadframe nicht bedeckten Oberflächenberei
che der Chiprückseite 5 gereinigt, sondern sämtliche andere
miteingebrachten Bestandteile ebenso. Mit anderen Worten wird
durch diesen Prozeßschritt eine Aktivierung der Chiprückseite
5 und darüber hinaus der Oberflächen des Leadframes und des
Tapes 2 bewirkt. Dies bedeutet eine Erhöhung der Oberflächen
energie. Diese Erhöhung der Oberflächenenergie läßt sich
beispielsweise durch die Kontaktwinkelmeßmethode (CAM) nach
weisen.
Ein weiterer Nachweis, inwieweit die Haftfähigkeit der Chip
rückseite zur Umhüllung, d. h. zur Preßmasse 3, gegeben ist,
läßt sich durch Zerstörung der Anordnung erbringen. Ist die
Chiprückseite nach mechanischer Öffnung des Gehäuses spiegel
blank, so hat die Preßmasse 3 nicht auf dieser Oberfläche
gehaftet. Sind Teile der Preßmasse nach dem Bruch weiterhin
auf der Chiprückseite zu finden, so liegt bzw. lag eine
Haftung vor.
Im Zuge der ursprünglich beabsichtigten Verbesserung der
Reinigung einer Chiprückseite von Verunreinigungen aus vor
hergehenden Prozeßschritten haben sich somit mehrere Vorteile
eingestellt. Neben der eine bessere Haftung der Preßmasse 3
auf der Chiprückseite 5 bewirkenden vollständigen Reinigung
trägt jetzt auch die höhere Oberflächenenergie der besagten
Teile zur Verbesserung der Haftung bei.
Claims (1)
1. Verfahren zur Reinigung der Rückseite eines Chips (1) sowie
der Oberflächen von nach außen freiliegenden Teilen einer aus
dem Chip (1) und einem Träger bestehenden Anordnung von
Rückständen aus vorhergehenden Prozeßschritten, wobei der
Chip (1) bereits - insbesondere mittels LOC-Montage - auf dem
Träger montiert ist, wobei die gesamte Anordnung von Chip (1) und
Träger unmittelbar vor dem anschließenden Umhüllen mit einer
Preßmasse mittels eines Argonplasmaverfahrens gereinigt wird,
wobei gleichzeitig die Oberflächenenergie der mit diesem
Argonplasmaverfahren behandelten Oberflächen erhöht wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944430990 DE4430990C2 (de) | 1994-08-31 | 1994-08-31 | Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944430990 DE4430990C2 (de) | 1994-08-31 | 1994-08-31 | Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4430990A1 DE4430990A1 (de) | 1996-03-07 |
DE4430990C2 true DE4430990C2 (de) | 2002-10-24 |
Family
ID=6527065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944430990 Expired - Lifetime DE4430990C2 (de) | 1994-08-31 | 1994-08-31 | Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4430990C2 (de) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62266852A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4715941A (en) * | 1986-04-14 | 1987-12-29 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
EP0329317A2 (de) * | 1988-02-12 | 1989-08-23 | Hitachi, Ltd. | Halbleiteranordnung mit einer isolierenden Folie |
US5086018A (en) * | 1991-05-02 | 1992-02-04 | International Business Machines Corporation | Method of making a planarized thin film covered wire bonded semiconductor package |
EP0493278A1 (de) * | 1990-12-20 | 1992-07-01 | France Telecom | Verfahren zum Plasmareinigen von Substratoberflächen |
EP0548497A1 (de) * | 1991-12-20 | 1993-06-30 | STMicroelectronics S.r.l. | Plastikumhüllte Halbleiteranordnung mit integrierter Wärmesenke aus Metall, die eine bestimmte Oberflächenrauheit besitzt und Herstellungsverfahren |
-
1994
- 1994-08-31 DE DE19944430990 patent/DE4430990C2/de not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4715941A (en) * | 1986-04-14 | 1987-12-29 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
JPS62266852A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
EP0329317A2 (de) * | 1988-02-12 | 1989-08-23 | Hitachi, Ltd. | Halbleiteranordnung mit einer isolierenden Folie |
EP0493278A1 (de) * | 1990-12-20 | 1992-07-01 | France Telecom | Verfahren zum Plasmareinigen von Substratoberflächen |
US5086018A (en) * | 1991-05-02 | 1992-02-04 | International Business Machines Corporation | Method of making a planarized thin film covered wire bonded semiconductor package |
EP0548497A1 (de) * | 1991-12-20 | 1993-06-30 | STMicroelectronics S.r.l. | Plastikumhüllte Halbleiteranordnung mit integrierter Wärmesenke aus Metall, die eine bestimmte Oberflächenrauheit besitzt und Herstellungsverfahren |
Non-Patent Citations (2)
Title |
---|
DIANI, M. et.al.: Surface structure of Si (001) treated by hydrogen and argon electron resonance plasmas. In: Appl.Surf.Sci., Vol. 62, No. 1-2, Sept. 1992, pp. 67-75, Datenbankabstract Oxbit, file inspec, AN 4266945 * |
TAN, S.L. et.al.: Failure Analysis of Die- Attochment... In: Journal of Electronic Materials,Vol. 16, No. 1, 1987, pp. 7-11 * |
Also Published As
Publication number | Publication date |
---|---|
DE4430990A1 (de) | 1996-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2349672B1 (de) | Verfahren zur herstellung eines geschwindigkeits-sensorelements | |
EP2338034B1 (de) | Sensorelement und trägerelement zur herstellung eines sensors | |
DE19719703C5 (de) | Leistungshalbleitermodul mit Keramiksubstrat | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE4441905A1 (de) | Verfahren und Vorrichtung zum Verbessern des Verhaltens von Licht-emittierenden Dioden | |
DE4232532A1 (de) | Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren | |
DE19509262A1 (de) | Halbleiterbauelement mit Kunststoffumhüllung | |
JPS6396947A (ja) | 半導体装置用リ−ドフレ−ム | |
DE4424549C2 (de) | Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse | |
EP1649412B1 (de) | Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls | |
DE19830475A1 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE60214159T2 (de) | Methode zur entfernung von oxiden auf kupferanschlussflächen | |
DE3828700C2 (de) | Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse | |
DE4430990C2 (de) | Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung | |
EP2803082A1 (de) | Elektronisches bauteil mit korrosionsgeschützter bondverbindung und verfahren zur herstellung des bauteils | |
WO1998013863A1 (de) | Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl | |
DE3406542A1 (de) | Verfahren zum herstellen eines halbleiterbauelementes | |
WO1986007191A1 (en) | Process for manufacturing an electric circuit using hybrid technology | |
DE10322751B3 (de) | Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes | |
DE10339022A1 (de) | Halbleitervorrichtung | |
WO1999026287A1 (de) | Siliziumfolie als träger von halbleiterschaltungen als teil von karten | |
DE19518027C2 (de) | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente | |
EP1466364B1 (de) | Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung | |
DE102015210103A1 (de) | Verfahren zur Herstellung einer elektronischen Komponente und elektronische Komponente | |
DE102006041535A1 (de) | Verbesserung der Zuverlässigkeit von Pressmassen, die Halbleiterchips umhüllen oder einfassen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R071 | Expiry of right | ||
R071 | Expiry of right |