DE60214159T2 - Methode zur entfernung von oxiden auf kupferanschlussflächen - Google Patents

Methode zur entfernung von oxiden auf kupferanschlussflächen Download PDF

Info

Publication number
DE60214159T2
DE60214159T2 DE60214159T DE60214159T DE60214159T2 DE 60214159 T2 DE60214159 T2 DE 60214159T2 DE 60214159 T DE60214159 T DE 60214159T DE 60214159 T DE60214159 T DE 60214159T DE 60214159 T2 DE60214159 T2 DE 60214159T2
Authority
DE
Germany
Prior art keywords
wafer
copper
pads
copper pads
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60214159T
Other languages
English (en)
Other versions
DE60214159D1 (de
Inventor
Wai Kok MUI
Bte Fuaida HARUN
Chu Lan TAN
Faizairi Mohd Harehills MOHD NOR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of DE60214159D1 publication Critical patent/DE60214159D1/de
Application granted granted Critical
Publication of DE60214159T2 publication Critical patent/DE60214159T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen (ICs) und insbesondere auf ein Verfahren zum Bereitstellen von Halbleiterwafern mit Mikroplättchen beziehungsweise Dice mit Kupferpads, um ein zuverlässigeres Drahtbonden zu ermöglichen.
  • 2. Hintergrund der verwandten Technik
  • Ein IC-Die ist ein kleines Bauelement, das von einem Halbleiterwafer, wie z. B. einem Siliciumwafer, auf dem mehrere Dice gebildet worden sind, geschnitten wird. Um sie vor Korrosion zu schützen, werden solche Dice üblicherweise verpackt, indem sie unter Verwendung eines Lots oder Epoxids an Leadframes befestigt werden. Ein Mikroplättchen be ziehungsweise Die wird mit Anschlüssen in dem Leadframe elektrisch verbunden und dann werden der Die und der Leadframe in einem Kunststoffgehäuse verkapselt. Die Anschlüsse des Leadframes ragen aus dem Gehäuse und enden in Pins, die es ermöglichen, dass der Die mit anderen Schaltungen, wie z. B. solchen auf einer Leiterplatte, elektrisch verbunden wird.
  • Bezieht man sich auf 4, sieht man, dass ein herkömmlicher Prozess zum Verpacken eines Dies dargestellt wird. Zuerst wird in einem Schritt 40 ein Die von dem Wafer, auf dem er gebildet worden ist, geschnitten oder gesägt. Nachdem der Die von dem Wafer geschnitten worden ist, wird die Rückseite des Dies in einem Diebond- oder Diebefestigungsschritt 42 fest an einem Träger oder Leadframe befestigt. Üblicherweise wird der Die in dem Diebondschritt 42 unter Verwendung eines organischen Klebers, wie z. B. eines Epoxids, an dem Leadframe befestigt und dann durch Backen gehärtet. Sobald das Epoxid gehärtet ist, wird der Die in einem Schritt 44 an den Leadframe drahtgebondet.
  • 5 ist eine vergrößerte Querschnittsansicht einer verpackten integrierten Schaltung 50. Die verpackte Schaltung 50 umfasst einen Die 51, der an ein Diebefestigungspad 52 gebondet ist. Der Die 51 ist durch Drähte 54 mit einem Leadframe 53 verbunden. Darüber hinaus sind der Die 51, das Diebefestigungspad 52, die Drähte 54 und ein Teil des Leadframes 53 in einem Gehäuse 55 verkapselt oder geformt. Bei dem Gehäuse 55 kann es sich um ein Kunststoff-, Metall, keramisches oder ein anderes bekanntes Packagingmaterial handeln.
  • Die Drähte 54 verbinden Bondpads des Dies 51 mit Bondpads auf dem Leadframe 53. Die am meisten verbreitete Die verbindungstechnologie ist das Drahtbonden. Beim Drahtbonden handelt es sich um ein autogenes Pressschweißungsverfahren, bei dem zwei metallische Materialien, ein sehr dünner Draht und eine Padoberfläche in Kontakt gebracht werden. Sobald die Oberflächen in Kontakt sind, wird eine Kombination aus Wärme, Druck und/oder Ultraschallenergie verwendet, um ein Elektronensharing oder eine Interdiffusion von Atomen zu bewirken, was zu der Bildung eines Drahtbonds führt.
  • Ein Drahtbonden wird üblicherweise unter Verwendung eines von drei Industriestandardverfahren durchgeführt: Thermokompressions (T/C)-Bonden, das eine Kombination aus Druck und hohen Temperaturen verwendet; Thermosonic (T/S)-Bonden, das eine Kombination aus Druck, hohen Temperaturen und Ultraschallschwingungsbursts verwendet; und Ultraschall (U/S)-Bonden, das eine Kombination aus Druck und Ultraschallschwingungsbursts verwendet. Diese Drahtbondverfahren sind wohlbekannt. Zwar werden andere Materialien, wie z. B. Silber, Aluminium/Silicium, Aluminium/Magnesium, Palladium und Kupfer ebenfalls verwendet, doch das bevorzugte Bonddrahtmaterial ist Gold.
  • Bezieht man sich erneut auf 4, sieht man, dass nach dem Drahtbondschritt 44 die Rückseite des Dies üblicherweise durch eine Ultraviolett-Ozon (UVO)-Reinigung gereinigt wird. Bei der UVO-Reinigung wird ein UV-Ozonreiniger, der erhebliche Mengen an Strahlung aussendet, verwendet, um organische Kontaminanten von dem Die zu entfernen. Schließlich wird die Die- und Leadframekonstruktion geformt, Schritt 48, wobei die in 5 dargestellte verpackte Schaltung 50 gebildet wird.
  • In den letzten paar Jahren gab es auf Grund dessen, dass höhere Taktraten und verbessertes thermisches Management wie auch die Fähigkeit zum Ausführen von Fine Pitch und Ultra Fine Pitch-Kupferdrahtbonden gewünscht werden, ein erneuertes Interesse für eine Verwendung von Kupferdraht, im Gegensatz zu Aluminium, in ICs. Um intermetallische Phasen zu verhindern, wird es bevorzugt, Kupferdrähte an Kupferpads zu bonden.
  • Leider neigt Kupfer dazu, ziemlich schnell zu oxidieren und zu korrodieren, siehe z. B. die WO 00/59029. Eine Korrosion kann ein oder beide Enden des Drahtbonds vollständig öffnen, wodurch es ermöglicht wird, dass sich der Draht innerhalb des Gehäuses bewegt, wodurch elektrische Kurzschlüsse verursacht werden. Die Korrosion ereignet sich bei dem Vorhandensein von Feuchtigkeit und Kontaminanten. Zum Beispiel kann das Vorhandensein von Chlor oder Brom im Bondbereich die Bildung von Chloriden oder Bromiden verursachen, was zu einer Bondkorrosion führt. Eine Bondkorrosion erhöht auch den elektrischen Widerstand des Drahtbondinterconnects. Somit kann ein Bilden eines zuverlässigen Kupfer-Kupfer-Bonds schwierig sein. Demgemäß wäre es von Vorteil, eine Padoberfläche zu bieten, an die Drähte zuverlässiger gebondet werden können.
  • Zusammenfassung der Erfindung
  • Um zuverlässigere Drahtbonds zur Verfügung zu stellen, stellt die vorliegende Erfindung ein Verfahren zum Bereitstellen eines Halbleiterwafers mit einer Mehrzahl von darauf gebildeten integrierten Schaltungen zur Verfügung, wobei die integrierten Schaltungen aus Kupfer gebildete Pads aufweisen. Bei dem Verfahren wird Oxid von den Kupferpads entfernt und dann wird der Wafer in einem stoßfesten Behälter vakuumverpackt. Das Oxid wird von den Kupferpads dadurch entfernt, dass die Kupferpads unter Verwendung von ungefähr 5–10% Wasserstoff und ungefähr 90–95% Argon bei einem Ultraniedervakuumdruck von ungefähr 5–20 mTorr plasmagereinigt werden und dann eine sehr dünne Schicht Oxidpassivierung, wie z. B. Aluminium, auf eine Oberfläche der Kupferpads gesputtert wird. Die Oxidpassivierungsschicht weist eine Dicke in der Ordnung von ungefähr 1 bis ungefähr 10 Nanometer auf.
  • Die vorliegende Erfindung stellt darüber hinaus ein verfahren zum elektrischen Verbinden eines Kupferpads einer integrierten Schaltung mit einem Pad eines Leadframes mit einem Kupferdraht zur Verfügung, das die Schritte zum Plasmareinigen des Kupferpads unter Verwendung von ungefähr 5–10% Wasserstoff und ungefähr 90–95% Argon und dann Drahtbonden des Drahts an das gereinigte Kupferpad und das Leadframepad umfasst.
  • Kurze Beschreibung der Zeichnungen
  • Die vorangehende Zusammenfassung wie auch die folgende detaillierte Beschreibung bevorzugter Ausführungsformen der Erfindung werden besser verstanden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen werden. Zum Zwecke der Veranschaulichung der Erfindung werden in den Zeichnungen Ausführungsformen, die gegenwärtig bevorzugt werden, dargestellt. Es sollte sich jedoch verstehen, dass die Erfindung nicht auf die dargestellten präzisen Anordnungen und Mittel beschränkt ist. Nun zu den Zeichnungen:
  • 1 ist ein Blockdiagramm, das die in der Bereitstellung eines Halbleiterwafers mit einer oder mehreren darauf gebildeten integrierten Schaltung(en) umfassten Schritte gemäß einer ersten Ausführungsform der Erfindung darstellt.
  • 2 ist ein Blockdiagramm, das die in der Bereitstellung eines Halbleiterwafers mit einer oder mehreren darauf gebildeten integrierten Schaltung(en) umfassten Schritte gemäß einer zweiten Ausführungsform der Erfindung darstellt;
  • 3 ist ein Blockdiagramm, das die in der Bereitstellung eines Halbleiterwafers mit einer oder mehreren darauf gebildeten integrierten Schaltung(en) umfassten Schritte gemäß einer dritten Ausführungsform der Erfindung darstellt;
  • 4 ist ein Blockdiagramm, das die in der Bereitstellung eines IC-Bauelements umfassten herkömmlichen Schritte darstellt;
  • 5 ist eine vergrößerte Querschnittsansicht eines verpackten IC-Dies; und
  • 6 ist ein Blockdiagramm, das die in der Bereitstellung eines IC-Bauelements umfassten Schritte gemäß einer vierten Ausführungsform der Erfindung darstellt.
  • Ausführliche Beschreibung bevorzugter Ausführungsformen
  • Die unten in Verbindung mit den beigefügten Zeichnungen dargelegte ausführliche Beschreibung ist als eine Beschreibung der gegenwärtig bevorzugten Ausführungsformen der Erfindung gedacht und soll nicht die einzigen Formen, in denen die vorliegende Erfindung praktiziert werden kann, verkörpern. Die Beschreibung legt Schrittabläufe zum Ausführen der Prozeduren in Verbindung mit den dargestellten Ausführungsformen dar. Es versteht sich jedoch, dass dieselben oder äquivalente Funktionen und Abläufe durch andere Ausführungsformen, die innerhalb des Gedankens und des Umfangs der Erfindung umfasst werden sollen, erreicht werden können. In den Zeichnungen werden immer ähnliche Ziffern zum Anzeigen ähnlicher Elemente verwendet.
  • Wie vorher erörtert wird, ist man verbreitet dazu übergegangen, integrierte Schaltungen auf Grund der Vorteile bei elektrischer Leistung und Kosten unter Verwendung von Kupferinterconnectmetallisierungstechnologie herzustellen. Um intermetallische Phasen zu vermeiden, werden die ICs mit Kupferpads ausgestattet. Üblicherweise wird ein Drahtbonden der IC mit dem Chipträger oder Leadframe unter Verwendung von Gold- und Aluminiumdrahtmaterialien ausgeführt, obwohl Kupfer und Silber ebenfalls verwendet worden sind. Ein Bonden dieser Drähte an unterschiedliche Padmaterialien erzeugt unterschiedliche metallurgische Systeme. Folglich ist es aus demselben Grunde, aus dem die IC mit Kupferpads ausgestattet wird, wünschenswert, einen Kupferdraht zu verwenden, um das Kupferpad der IC mit dem Leadframe zu verbinden.
  • Leider oxidiert Kupfer sehr schnell, wodurch der Erhalt eines zuverlässigen Drahtbonds erschwert wird. Somit ist eine der entscheidenden Voraussetzungen, um Bondfähigkeit und Zuverlässigkeit des Drahtbonds zu gewährleisten, dass die Bondoberfläche frei von jeglichen Kontaminanten sein muss. Üblicherweise werden Schaltungen auf Wafern an einem Ort gebildet und dann werden die Wafer an einen ande ren Ort transportiert, wo die Schaltungen von dem Wafer geschnitten und verpackt werden. Da zwischen der Waferherstellung und den Packagingprozessen eine erhebliche Zeit vergehen kann, kann während einer solchen Zeit eine Oxidation der Kupferpads stattfinden. Demgemäß sorgt die vorliegende Erfindung dafür, dass die Kupferpads einer integrierten Schaltung nach der Herstellung der Schaltung auf einem Wafer, aber bevor der Wafer zum Transport zum Packagingstandort verpackt worden ist, gereinigt werden.
  • Bezieht man sich nun auf 1, sieht man, dass ein nicht zu der Erfindung gehörendes Verfahren zum Bereitstellen eines Halbleiterwafers mit einer Mehrzahl von darauf gebildeten integrierten Schaltungen dargestellt wird, wobei die integrierten Schaltungen aus Kupfer gebildete Pads aufweisen. Verfahren zum Bilden von Schaltungen mit Kupferpads auf einem Siliciumwafer sind bekannt und ihre ausführliche Erörterung ist für ein Verständnis der vorliegenden Erfindung nicht erforderlich. Es versteht sich, dass die Prozesse der vorliegenden Erfindung ausgeführt werden, nachdem eine integrierte Schaltung(en) auf dem Wafer gebildet worden ist. Gewöhnlich ist das, nachdem alle Schichten auf den Wafer aufgebracht worden sind und der Wafer in deionisiertem Wasser gespült worden ist und der Rücken des Wafers geschliffen worden ist, um unnötiges Material zu entfernen, und darüber hinaus vorzugsweise, nachdem ein Testen jedes Chips oder Dies durchgeführt worden ist. Üblicherweise wird der Wafer nach Durchführung des Testens unter Verwendung von Lösemitteln, wie z. B. deionisiertem Wasser, Isopropylalkohol, Aceton und Methanol, erneut gereinigt. Die vorliegende Erfindung ist auf die Reinigung ausgerichtet, die durchgeführt wird, nachdem der Wafer dem Testen unterzogen worden ist, und sorgt dafür, dass Oxide von den Kupferpads entfernt werden und der Wafer dann vakuumverpackt wird.
  • Genauer gesagt werden bei einem Schritt 10 beginnend der Wafer und besonders die Kupferpads jedes Dies in Alkali gereinigt. Vorzugsweise wird der Wafer mit einem Laugenbad gereinigt, indem der Wafer zwischen ungefähr 1 bis ungefähr 20 Sekunden lang bei Raumtemperatur in ein Laugenbad getaucht oder versenkt wird. Laugenbäder zum Entfernen von Oxiden werden allgemein bei der Herstellung von Leadframes verwendet und sind dem ordentlichen Fachmann bekannt.
  • Nachdem der Wafer aus dem Laugenbad entnommen wird, wird ein Säureneutralisationsschritt 12 ausgeführt. Der Säureneutralisationsschritt 12 wird vorzugsweise ausgeführt, indem der Wafer ungefähr 1 bis ungefähr 20 Sekunden lang bei Raumtemperatur in ein Säurebad getaucht oder versenkt wird, um sicherzustellen, dass das ganze Oxid von den Kupferpads entfernt worden ist. Bei der verwendeten Säure handelt es sich vorzugsweise um H2SO4 oder HNO3, allerdings können andere Säuren, wie z. B. Phosphor, Wasserstoffperoxid, Fluorwasserstoff und Chlorwasserstoff, die handelsüblich sind und allgemein in Halbleiterherstellungsprozessen verwendet werden, verwendet werden. Es versteht sich jedoch für einen ordentlichen Fachmann, dass weitere Säuren, wie z. B. Zitronensäure, verwendet werden können.
  • Nach dem Säureneutralisationsschritt 12 wird der Wafer in einem Schritt 14 getrocknet. Der Wafer kann unter Verwendung von entweder Umgebungs- oder Warmluft und/oder einem handelsüblichen Föhn getrocknet werden. Alternativ kann der Wafer unter Verwendung von Druckluft oder einem Gas, wie z. B. Stickstoff, getrocknet werden. Die Trocknungszeit kann von ein paar Sekunden bis zu ein paar Minuten variie ren. Es wird allerdings bevorzugt, dass der Wafer Umgebungsluft nicht für eine erhöhte Zeitdauer ausgesetzt wird, da das ermöglichen würde, dass die Kupferpads oxidieren.
  • Sobald der Wafer trocken genug ist, um einem Packaging unterzogen zu werden, wird der Wafer in einem Schritt 16 vakuumverpackt. Die Vakuumverpackung kann unter Verwendung von allgemein bekanntem handelsüblichem Vakuumverpackungsequipment durchgeführt werden. Vorzugsweise wird der Wafer in einem aus einem nichtreaktiven Material hergestellten stoßfesten Behälter verpackt.
  • Wenn die Dies zum Packaging fertig sind, wird der Wafer aus dem Behälter gepackt und der Packagingprozess kann begonnen werden. In dem Packagingprozess kann entweder ein Ball Bonding oder ein Wedge Bonding durchgeführt werden. Wie es sich für einen Fachmann versteht, sollte darüber hinaus das Polymer, falls Polymermaterial zur Diebefestigung verwendet wird, in einer inerten Atmosphäre gehärtet werden, um eine Oxidation zu verhindern.
  • Bezieht man sich nun auf 2, sieht man, dass ein nicht zu der Erfindung gehörendes zweites Verfahren zum Bereitstellen eines Halbleiterwafers mit einer Mehrzahl von darauf gebildeten integrierten Schaltungen dargestellt wird, wobei die integrierten Schaltungen aus Kupfer gebildete Pads aufweisen. Wie die erste Ausführungsform wird die zweite Ausführungsform vorzugsweise ausgeführt, nachdem die Dice auf dem Wafer getestet worden sind.
  • Genauer gesagt wird der Wafer nach dem Testen in einem Schritt 20 mit einer Säurelösung gereinigt und dann in einem Schritt 22 mit Wasser gespült. Der Wafer wird in dem Schritt 20 vorzugsweise dadurch gereinigt, dass der Wafer bei Raum- oder erhöhter Temperatur in eine Säurelösung ge taucht oder versenkt wird. Der Wafer wird vorzugsweise zwischen ungefähr 2 bis 20 Sekunden lang und vorzugsweise ungefähr 10 Sekunden lang in das Säurebad getaucht. Bei der Säurelösung handelt es sich vorzugsweise entweder um H2SO4 oder HNO3, allerdings können andere Säuren, wie z. B. Phosphor, Wasserstoffperoxid, Fluorwasserstoff und Chlorwasserstoff, die handelsüblich sind und in Halbleiterherstellungsprozessen allgemein verwendet werden, verwendet werden. Der Wasserspülschritt 22 wird vorzugsweise ungefähr 2 Minuten lang unter Verwendung von deionisiertem Wasser bei ungefähr 21 Grad C ausgeführt.
  • Nachdem der Wafer in dem Schritt 22 gespült wurde, wird in einem Schritt 24 ein Antioxidansaktivator auf die Oberfläche der Kupferpads aufgebracht. Es kann jedes der handelsüblichen Antioxidantien, die in den Halbleiter- und Leadframeherstellungsprozessen verwendet werden, verwendet werden. Vorzugsweise wird der Wafer in ein Antioxidansaktivatorbad getaucht oder versenkt. Der Aktivator kann allerdings auf andere bekannte Arten, wie z. B. durch Sprühen, aufgebracht werden.
  • Nachdem der Wafer aus dem Antioxidansbad entnommen wird, wird der Wafer mit Wasser gespült und getrocknet. Vorzugsweise wird der Wafer unter Verwendung von deionisiertem Wasser gespült und dann getrocknet. Der Wafer kann entweder mit Umgebungs- oder Warmluft getrocknet werden.
  • Darüber hinaus kann die Trocknung unter Verwendung eines handelsüblichen Föhns ausgeführt werden.
  • Schließlich wird ein Schritt 16 ausgeführt, in dem der getrocknete Wafer in einem Behälter, der vorzugsweise stoßfest ist und aus nichtreaktivem Material hergestellt ist, vakuumverpackt wird.
  • Bezieht man sich nun auf 3, sieht man, dass ein drittes Verfahren zum Bereitstellen eines Halbleiterwafers mit einer Mehrzahl von darauf gebildeten integrierten Schaltungen dargestellt wird, wobei die integrierten Schaltungen aus Kupfer gebildete Pads aufweisen, wie in den angehängten Ansprüchen definiert wird. Wie das erste Verfahren und das zweite Verfahren wird der erfinderische Prozess vorzugsweise ausgeführt, nachdem die Dice auf dem Wafer getestet worden sind.
  • Genauer gesagt wird nach dem Testen das Oxid in einem Schritt 30 durch molekulare- oder Plasmareinigung von dem Wafer entfernt.
  • Eine Plasmareinigung verwendet eine leistungsstarke Hochfrequenz (RF)-Quelle, eine Mikrowelle oder einen Gleichstrom, um Gas in Plasma umzuwandeln. Die Hochgeschwindigkeitsgasionen beschießen die Bondoberfläche (d. h. die Kupferpads) und entfernen Kontaminanten von der Bondoberfläche dadurch, dass sie die Kontaminationsmoleküle physikalisch und chemisch auseinander brechen. Der Fachmann versteht eine Plasmareinigung von Halbleitern und Leadframes und Vorrichtungen zum Durchführen solch einer Plasmareinigung sind handelsüblich. Allerdings entfernen derzeitige Plasmareinigungsverfahren Oxid von Kupfer nicht angemessen.
  • Bei herkömmlicher Plasmareinigung handelt es sich bei dem ionisierten Gas um Sauerstoff, Argon, Stickstoff, 80% Ar + 20% O2 oder 80% O2 + 20% Ar. Darüber hinaus ist auch O2/N2-Plasma verwendet worden. Die Erfinder haben festgestellt, dass diese Gase und Gaskombinationen die Kupferpads nicht angemessen reinigen. Folglich wird gemäß der vorliegenden Erfindung der Plasmareinigungsschritt unter Verwen dung einer Kombination aus ungefähr 5–10% Wasserstoff und ungefähr 90–95% Argon durchgeführt. Man hat in Experimenten festgestellt, dass die H2-Gasverwendung bei einem Ultraniedervakuumdruck ausgeführt werden muss, um einen längeren durchschnittlichen freien Pfad zur Verfügung zu stellen, damit die Reinigungsionen die zu reinigende Oberfläche erreichen. Das heißt, dass die Plasmareinigung vorzugsweise bei einem ultraniedrigen Druck von zwischen ungefähr 5 bis 20 mTorr und mit einer Mikrowellenleistung von ungefähr 800–1000 mWatt durchgeführt wird.
  • Sobald das Oxid von dem Wafer entfernt worden ist, wird vorzugsweise durch Sputtern eine dünne Schicht Oxidpassivierungsmaterial, wie z. B. Aluminium oder andere organische/anorganische Beschichtung, auf die Kupferpads aufgebracht, Schritt 32. Beim Sputtern/PECVD (Plasma Enhanced Chemical Vapour Deposition), auch als Teilvakuumbedampfung bezeichnet, handelt es sich um einen physikalischen Prozess, der in einer Vakuumkammer stattfindet, die ein Ziel, wie z. B. einen festen Teil des Schichtmaterials, bei dem es sich in diesem Fall vorzugsweise um Aluminium handelt, und die Wafer umfasst. In die Kammer wird Argongas eingebracht und zu einer positiven Ladung ionisiert. Die positiv geladenen Argonatome beschleunigen sich hin zu und prallen auf dem Aluminium auf, wobei die Aluminiumatome gelöst werden. Die gelösten Atome werden auf die Waferoberfläche, umfassend die Oberfläche der Kupferpads, abgeschieden. Das Sputtern schafft eine gleichmäßige Dicke des Aluminiums über die Kupferpads. Gemäß der vorliegenden Erfindung wird das Sputtern nur ungefähr 2 bis 3 Sekunden lang durchgeführt.
  • Zwar ist es in der Technik bekannt, Kupferpads mit Aluminium zu beschichten, um eine Oxidation zu verhindern, doch die Dicke solcher herkömmlichen Aluminiumbeschichtungen liegt üblicherweise in der Ordnung von 10–20 KAngstrom. Im Gegensatz dazu verwendet die vorliegende Erfindung ein Sputtern/PECVD, um eine Beschichtung aus Aluminium oder anderem anorganischen/organischen Oxidpassivierungs/PECVD-Material zur Verfügung zu stellen, die vorzugsweise eine Dicke von ungefähr 1–5 Nanometer aufweist.
  • Schließlich wird wie bei den zwei vorhergehenden Ausführungsformen ein Schritt 16 ausgeführt. Das heißt, der getrocknete Wafer wird in einem stoßfesten Behälter, der vorzugsweise aus nichtreaktivem Material hergestellt ist, vakuumverpackt.
  • Die oben beschriebenen und in 1–3 dargestellten Verfahren sind auf ein Reinigen von Kupferpads einer auf einem Siliciumwafer gebildeten integrierten Schaltung und ein Vakuumverpacken des Wafers ausgerichtet, so dass die Kupferpads vor einem Drahtbonden nicht oxidieren. Demgemäß werden unter Verwendung von Wafern, die den oben beschriebenen Verfahren unterzogen werden, zuverlässigere Drahtbonds gebildet.
  • Bezieht man sich nun auf 6, erkennt man, dass ein Verfahren zur Montage von Halbleitern dargestellt wird, das dem in 4 dargestellten und oben erörterten herkömmlichen Verfahren ähnlich ist. Wie vorher erörtert wird, oxidieren Kupferpads allerdings sehr leicht und deshalb muss während der Montage besser Acht gegeben werden, um zuverlässigere Drahtbonds zu gewährleisten. Darüber hinaus haben die Erfinder festgestellt, dass die Durchführung einer Plasmareinigung (Schritt 60), nachdem der Die von dem Wafer geschnitten worden ist (Schritt 40) und an das Diebefestigungspad gebondet wurde (Schritt 42) und vor einem Drahtbonden (Schritt 44) zuverlässigere Drahtbonds ermöglicht.
  • Wie oben in Bezug auf 3 erörtert wird, wird der Plasmareinigungsschritt unter Verwendung einer Kombination aus ungefähr 5–10% Wasserstoff und ungefähr 90–95% Argon durchgeführt. Darüber hinaus wird die Plasmareinigung vorzugsweise bei einem Ultraniedervakuumdruck von zwischen ungefähr 5 bis 20 mTorr und mit einer Mikrowellenleistung von ungefähr 800–1000 mWatt durchgeführt.
  • Nachdem der Die gereinigt ist, wird der Drahtbondschritt 44 ausgeführt, gefolgt von den herkömmlichen Schritten der UVO-Reinigung, Schritt 46, und der Verkapselung oder Formung, Schritt 48.
  • Wie ersichtlich ist, stellt die vorliegende Erfindung Verfahren zum Bereitstellen von Wafern mit Dice mit Kupferpads zur Verfügung, so dass, wenn die Dice auf den Wafern zum Verpacken fertig sind, die Kupferpads weniger Oxidation aufweisen und somit ein Drahtbonden der Pads zuverlässigere Bonds ergibt. Die vorliegende Erfindung stellt darüber hinaus ein Verfahren zum Bereitstellen eines Wafers mit Dice mit Kupferpads während des Die-Packaging-Prozesses zur Verfügung, das eine Oxidation auf den Kupferpads reduziert, so dass ein Drahtbonden der Pads zuverlässigere Bonds ergibt. Wie es sich versteht, ist die vorliegende Erfindung auf ein Bereitstellen von Kupferpads zum Drahtbonden ausgerichtet. Die vorliegende Erfindung ist nicht auf eine Verwendung von Kupferdrähten für das Drahtbonden beschränkt, da andere Drähte, wie z. B. Gold oder Aluminium, verwendet werden könnten. Darüber hinaus wurde die vorliegende Erfindung zwar unter Verwendung von Ball Bonding durchgeführt, doch ist sie nicht auf Ball Bonding beschränkt und kann auch mit Wedge Bonding praktiziert werden.

Claims (5)

  1. Verfahren zum Bereitstellen eines Halbleiterwafers mit einer Mehrzahl von darauf gebildeten integrierten Schaltungen, wobei die integrierten Schaltungen aus Kupfer gebildete Pads aufweisen, wobei das Verfahren die Schritte umfasst: Entfernen von Oxid von den Kupferpads durch Plasmareinigen der Kupferpads unter Verwendung von ungefähr 5–10% Wasserstoff und ungefähr 90–95% Argon; und Vakuumverpacken des Wafers in einem stoßfesten Behälter.
  2. Verfahren nach Anspruch 1, wobei das Plasmareinigen bei einem ultraniedrigen Druck von zwischen ungefähr 5 bis 20 mTorr durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, wobei das Plasmareinigen unter Verwendung einer Leistung von ungefähr 800–1000 mWatt durchgeführt wird.
  4. Verfahren zum Bereitstellen eines Halbleiterwafers nach Anspruch 1, das weiterhin ein Sputtern einer sehr dünnen Schicht aus einem Passivierungsmaterial auf eine Ober fläche der Kupferpads umfasst, wobei die Passivierungsschicht eine Dicke von ungefähr 1–5 Nanometer aufweist.
  5. Verfahren nach Anspruch 4, wobei das Passivierungsmaterial Aluminium umfasst.
DE60214159T 2001-03-12 2002-02-08 Methode zur entfernung von oxiden auf kupferanschlussflächen Expired - Lifetime DE60214159T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US803749 2001-03-12
US09/803,749 US6693020B2 (en) 2001-03-12 2001-03-12 Method of preparing copper metallization die for wirebonding
PCT/US2002/003807 WO2002073687A2 (en) 2001-03-12 2002-02-08 Method of removing oxide from copper bond pads

Publications (2)

Publication Number Publication Date
DE60214159D1 DE60214159D1 (de) 2006-10-05
DE60214159T2 true DE60214159T2 (de) 2006-12-14

Family

ID=25187336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60214159T Expired - Lifetime DE60214159T2 (de) 2001-03-12 2002-02-08 Methode zur entfernung von oxiden auf kupferanschlussflächen

Country Status (7)

Country Link
US (1) US6693020B2 (de)
EP (1) EP1388167B1 (de)
JP (1) JP4056394B2 (de)
AU (1) AU2002242136A1 (de)
DE (1) DE60214159T2 (de)
TW (1) TW557560B (de)
WO (1) WO2002073687A2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720204B2 (en) * 2002-04-11 2004-04-13 Chartered Semiconductor Manufacturing Ltd. Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding
WO2004059708A2 (en) * 2002-12-20 2004-07-15 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
MY134318A (en) * 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
DE10320472A1 (de) * 2003-05-08 2004-12-02 Kolektor D.O.O. Plasmabehandlung zur Reinigung von Kupfer oder Nickel
JP4036834B2 (ja) * 2004-01-21 2008-01-23 松下電器産業株式会社 マイクロポンプ用逆止弁の製造方法
US7186652B2 (en) * 2004-05-05 2007-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing Cu contamination and oxidation in semiconductor device manufacturing
JP4035733B2 (ja) * 2005-01-19 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び電気的接続部の処理方法
DE102005019160B4 (de) * 2005-04-25 2007-04-05 Emag Holding Gmbh Verfahren zur Herstellung von Kugelnaben für Gleichlaufgelenke
DE102006044691B4 (de) 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US8414534B2 (en) * 2006-11-09 2013-04-09 Abbott Medical Optics Inc. Holding tank devices, systems, and methods for surgical fluidics cassette
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US20100052174A1 (en) * 2008-08-27 2010-03-04 Agere Systems Inc. Copper pad for copper wire bonding
MY175223A (en) 2011-04-25 2020-06-16 Air Prod & Chem Cleaning lead-frames to improve wirebonding process
CN107845568A (zh) * 2017-10-31 2018-03-27 浙江华越芯装电子股份有限公司 一种集成电路封装键合前等离子清洗方法及装置
CN113488399B (zh) 2021-06-15 2021-12-21 广东工业大学 一种超细节距半导体互连结构及其成型方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764244A (en) * 1985-06-11 1988-08-16 The Foxboro Company Resonant sensor and method of making same
JPH02101156A (ja) 1988-10-05 1990-04-12 Fujikura Ltd 真空蒸着用銅基材の製造方法
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
JP3247211B2 (ja) 1993-08-02 2002-01-15 富士通株式会社 配線用銅膜表面の酸化銅除去方法
KR100295429B1 (ko) 1997-12-29 2001-10-24 윤종용 웨이퍼의포장방법
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6358847B1 (en) 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
US6440854B1 (en) * 2001-02-02 2002-08-27 Novellus Systems, Inc. Anti-agglomeration of copper seed layers in integrated circuit metalization

Also Published As

Publication number Publication date
AU2002242136A1 (en) 2002-09-24
WO2002073687A3 (en) 2003-11-13
US20020127825A1 (en) 2002-09-12
TW557560B (en) 2003-10-11
JP4056394B2 (ja) 2008-03-05
DE60214159D1 (de) 2006-10-05
EP1388167B1 (de) 2006-08-23
WO2002073687A2 (en) 2002-09-19
US6693020B2 (en) 2004-02-17
EP1388167A2 (de) 2004-02-11
JP2004527114A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
DE60214159T2 (de) Methode zur entfernung von oxiden auf kupferanschlussflächen
US7205180B1 (en) Process of fabricating semiconductor packages using leadframes roughened with chemical etchant
US6518162B2 (en) Method for manufacturing a semiconductor device
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
US20040195696A1 (en) Integrated circuit die having a copper contact and method therefor
US7105383B2 (en) Packaged semiconductor with coated leads and method therefore
CH692446A5 (de) Verfahren zur Herstellung von Werkstücken und von Teilen hierfür
JP3345397B2 (ja) アルミニウム合金金属化層の腐食抑制保護層およびその製法
US4800178A (en) Method of electroplating a copper lead frame with copper
Bemstein et al. Effect of the plasma cleaning process on plastic ball grid array package assembly reliability
JP2018206894A (ja) 半導体装置の製造方法
JP3671879B2 (ja) 電子部品製造方法および電子部品
JPH03171655A (ja) 半導体装置とその製造方法
JP3590603B2 (ja) 半導体装置およびその製造方法
US20230411175A1 (en) Method for manufacturing a semiconductor package assembly as well as such semiconductor package assembly
US11437309B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20030188430A1 (en) Ball grid array module
Hagen et al. Reliable BGA assembly using plasma chemical cleaning
KR20020049721A (ko) 돌출형 볼 패드들이 구비된 캐리어 필름 및 그를 이용한칩 스케일 패키지
US20030119295A1 (en) Wafer and method of fabricating the same
KR20110109118A (ko) 티타늄 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
CN1431683A (zh) 芯片及其制造方法
JPH05218272A (ja) リードフレームの製造方法
JPH02229440A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition