JP2018206894A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018206894A
JP2018206894A JP2017109399A JP2017109399A JP2018206894A JP 2018206894 A JP2018206894 A JP 2018206894A JP 2017109399 A JP2017109399 A JP 2017109399A JP 2017109399 A JP2017109399 A JP 2017109399A JP 2018206894 A JP2018206894 A JP 2018206894A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
manufacturing
pad electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017109399A
Other languages
English (en)
Inventor
祐貴 ▲柳▼生
祐貴 ▲柳▼生
Yuki Yagyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017109399A priority Critical patent/JP2018206894A/ja
Priority to US15/971,136 priority patent/US10381318B2/en
Priority to TW107117308A priority patent/TW201907498A/zh
Priority to CN201810543261.6A priority patent/CN108987295A/zh
Publication of JP2018206894A publication Critical patent/JP2018206894A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。
【解決手段】半導体装置の製造方法として、（ａ）パッド電極４と、銅からなる導電層１３と、フォトレジスト膜ＰＲ１と、金からなる導電層１５とを有する半導体ウエハを準備する工程、（ｂ）ヨウ素からなる保護膜１８を導電層１５の表面に形成する工程、（ｃ）フォトレジスト膜ＰＲ１を除去する工程、（ｄ）アルゴンイオンを照射し、保護膜１８を除去する工程、（ｅ）導電層１５の表面にボンディングワイヤの一部を接触させる工程とを有している。
【選択図】図１５

Description

本発明は、半導体装置の製造方法に関し、特に、パッド電極の表面に導電層を介してワイヤを接続した半導体装置の製造方法に適用して有効な技術に関する。
特開２０１０−１５７６８３号公報（特許文献１）には、シード・メタル膜として、パラジウム膜を採用し、そのエッチング液としてヨウ素系のエッチング液を使用することが開示されている。
特開２０１０−１５７６８３号公報
例えばリードフレームや配線基板のような基材の端子と、この基材上に搭載された半導体チップのパッド電極とを、ボンディングワイヤを介して、互いに、かつ、電気的に接続した半導体装置がある。具体的には、パッド電極上に予め形成された導電層を介して、ボンディングワイヤをパッド電極に接続した半導体装置がある。
本願発明者の検討によれば、導電層の構成やその形成方法によって、ボンディングワイヤの接合信頼性（接合強度）が低下することがわかった。そのため、導電層の構成やその形成方法を工夫することで、半導体装置の信頼性を向上することが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、（ａ）パッド電極と、第１導電層と、フォトレジスト膜と、第２導電層とを有する半導体ウエハを準備する工程を有する。そして、半導体装置の製造方法は、（ｂ）ヨウ素からなる保護膜を前記第２導電層の表面に形成する工程、（ｃ）前記フォトレジスト膜を除去する工程、（ｄ）前記第１導電層の一部を除去する工程、（ｅ）アルゴンイオンを照射し、前記保護膜を除去する工程、（ｆ）前記第２導電層の表面にボンディングワイヤの一部を接触させる工程を有している。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
本実施の形態の半導体装置の平面図である。 図１のＡ−Ａ線に沿う断面図である。 本実施の形態の半導体チップの平面図である。 図３のＢ−Ｂ線に沿う要部断面図である。 本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。 本実施の形態の半導体装置の製造工程中の平面図である。 図６に続く、半導体装置の製造工程中の平面図である。 図７に示す半導体装置の製造工程中の断面図である。 図８に続く、半導体装置の製造工程中の断面図である。 図９に続く、半導体装置の製造工程中の断面図である。 図１０に続く、半導体装置の製造工程中の断面図である。 図１１に続く、半導体装置の製造工程中の断面図である。 図１２に続く、半導体装置の製造工程中の断面図である。 図１３に続く、半導体装置の製造工程中の断面図である。 図１４に続く、半導体装置の製造工程中の断面図である。 図１５に続く、半導体装置の製造工程中の断面図である。 図１６に続く、半導体装置の製造工程中の断面図である。 図１７に続く、半導体装置の製造工程中の斜視図である。 図１８に続く、半導体装置の製造工程中の断面図である。 図１９に続く、半導体装置の製造工程中の断面図である。 図２０に続く、半導体装置の製造工程中の断面図である。 図２１に続く、半導体装置の製造工程中の断面図である。 図２２に続く、半導体装置の製造工程中の断面図である。 本実施の形態のエッチング工程における導電層表面の反応メカニズムを示す概念図である。 本実施の形態のプラズマクリーニング工程における反応メカニズムを示す概念図である。 変形例１の半導体装置の製造工程中の断面図である。 図２６に続く、変形例１の半導体装置の製造工程中の断面図である。 変形例２の半導体装置の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜半導体装置＞
本実施の形態について、ＱＦＰ（Quad Flat Package）型半導体装置を例に説明する。
まず、本実施の形態の半導体装置（半導体集積回路装置）ＳＤの構成について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置ＳＤの平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。図３は、本実施の形態の半導体チップ３の平面図である。図４は、図３のＢ−Ｂ線に沿う要部断面図である。
図１および図２に示すように、本実施の形態の半導体装置ＳＤは、半導体チップ３、複数のボンディングワイヤ５、複数本のリード２および封止体１を有する。封止体１は、４つの辺を有する略四角形の平面形状を有し、各辺において、辺に直交する方向に延在するように複数本のリード２が封止体１から突出している。封止体１の中央部分には、半導体チップ３が配置されている。この半導体装置ＳＤは、ＱＦＰ型半導体装置である。
半導体チップ３は、半導体基板で構成され、複数の半導体素子、複数の配線、複数のパッド電極４（端子、外部電極、外部引出パッド電極）および、導電層ＯＰを有する。半導体チップ３を構成する半導体基板は、例えば、シリコン（Ｓｉ）からなる。
複数の半導体素子は、複数の配線（金属配線）により接続されて回路ブロックを構成し、回路ブロック（半導体素子）は、配線を介してパッド電極４に電気的に接続されている。そして、複数のパッド電極４は、導電層ＯＰおよびボンディングワイヤ５を介して、複数のリード２と電気的に接続されている。パッド電極４は、導電層ＯＰを介して、ボンディングワイヤ５により、リード２に接続されている。リード２は、例えば、銅（Ｃｕ）を主成分とする。また、ボンディングワイヤ５は、例えば、銅（Ｃｕ）を主成分とする。後述する図４に示すように、ボンディングワイヤ５は、ボール部５ａとワイヤ部５ｂとを有する。図４に示すように、ワイヤ部５ｂの一端にボール部５ａが形成されていて、ボール部５ａは、導電層ＯＰを介してパッド電極４に接続され、ワイヤ部５ｂの他端は、リード２に接続されている。
ここで、「銅（Ｃｕ）からなる」とは、銅（Ｃｕ）を主成分とする金属を意味する。そして、銅（Ｃｕ）を主成分とする金属膜、リードまたはワイヤとは、微量の金属添加物（１％以下）を含有する銅合金を含む。金属添加物としては、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、ランタノイド系金属、アクチノイド系金属が挙げられる。また、金属添加物として、前記の金属を一種または複数種含むものでもよい。なお、ボンディングワイヤ５として、金（Ａｕ）を主成分とするワイヤを用いてもよい。
封止体１は、半導体チップ３、ポリイミド層ＰＩ、導電層ＯＰ、ボンディングワイヤ５、複数のリード２、ダイパッド（チップ搭載部）６、および、接着層７を覆っている。半導体チップ３は、接着層７によりダイパッド６に接着されている。封止体１は、平坦な主面（封止体主面）１ａ、平坦な裏面（封止体裏面）１ｂ、および、主面１ａと裏面１ｂ間を繋ぐ側面（封止体側面）１ｃを有している。封止体１は、例えば、エポキシ樹脂からなる。
図２において、２点鎖線は、半導体装置ＳＤが実装される実装基板の実装面ＭＢを表している。半導体装置ＳＤを実装基板に実装した状態で、主面（上面、表面）１ａおよび裏面（下面）１ｂは、実装面ＭＢに対して平行となる。なお、半導体装置ＳＤを実装基板に実装した状態で、実装面ＭＢに近い側を封止体裏面（下面）１ｂ、遠い側を封止体主面（上面、表面）１ａと呼ぶ。複数のリード２は、半導体チップ３を取り囲むように配置されており、半導体チップ３を中心に放射状に延在している。複数のリード２は、主面（上面、表面、リード主面）２ａと裏面（下面、リード裏面）２ｂとを有する。リード２は、インナーリード部ＩＬとアウターリード部ＯＬとからなり、インナーリード部ＩＬは、封止体１の内部に位置する。アウターリード部ＯＬの主面２ａおよび裏面２ｂは、半田めっき膜２ｃで覆われている。アウターリード部ＯＬのリード２の側面も半田めっき膜２ｃで覆われているが、アウターリード部ＯＬの先端２ｄは半田めっき膜２ｃで覆われておらず、基材が露出する部分が存在する。ただし、先端２ｄの基材の周囲は、半田めっき膜２ｃで覆われている。ボンディングワイヤ５は、リード２のインナーリード部ＩＬの主面２ａに接続されている。
また、アウターリード部ＯＬは、ガルウイング形状を有し、インナーリード部ＩＬから連続して、直線的に、封止体１の外部に突出する突出部と、突出部から実装面ＭＢに向かって延びる屈曲部と、実装面ＭＢに対してほぼ平行に屈曲部から延在し、実装半田を介して実装基板に接続される接続部とを有している。
図３に示すように、平面視にて矩形の半導体チップ３は、互いに対向する辺３ｃおよび辺３ｄ、ならびに、互いに対向する辺３ｅおよび辺３ｆを有する。半導体チップ３の主面３ａ上には、各辺３ｃ〜３ｆに沿って、複数のパッド電極４の集合体であるパッド電極群４ｃ〜４ｆが形成されている。
パッド電極群４ｃには、複数のパッド電極４が、辺３ｃに沿って２列に配置されており、各パッド電極４上には導電層ＯＰが配置され、導電層ＯＰにはボンディングワイヤ５のボール部５ａが接続されている。パッド電極群４ｄ，４ｅ，４ｆも同様の構成を有する。
４つのパッド電極群４ｃ〜４ｆに囲まれた領域において、半導体チップ３の主面３ａには、平面視にて矩形のポリイミド層（有機絶縁膜）ＰＩが形成されている。ポリイミド層ＰＩは、パッド電極群４ｃ〜４ｆで囲まれた領域に形成されており、半導体チップ３の角部（例えば、パッド電極群４ｃと、パッド電極群４ｅまたは４ｆとの間の領域、または、パッド電極群４ｄと、パッド電極群４ｅまたは４ｆとの間の領域）およびパッド電極群４ｃ〜４ｆと辺３ｃ〜３ｆとの間の領域には形成されていない。また、各パッド電極群４ｃ〜４ｆ内のパッド電極４間の領域にもポリイミド層ＰＩは形成されていない。すなわち、図３および図４に示すように、ポリイミド層ＰＩと辺３ｃ〜３ｆとの間であって、かつ、パッド電極４（および導電層ＯＰ）が形成されていない領域では、封止体１は、絶縁膜１１と接触している。
半導体チップ３内に形成されている半導体素子は、例えば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）や不揮発性メモリセルを含み、例えば、図３のポリイミド層ＰＩで覆われた領域における半導体基板ＳＢ（図４参照）に形成されている。
図４は、図３のＢ−Ｂ線に沿う断面図である。ただし、図４の下側には、パッド電極４および導電層ＯＰの平面図も示している。
図４に示すように、半導体基板ＳＢ上に比誘電率の高い絶縁膜１０を介してパッド電極４が配設されている。機械的強度の高い絶縁膜１０は、例えば、酸化シリコン膜等の無機絶縁膜からなる。パッド電極４は、アルミニウム（Ａｌ）からなるが、アルミニウムからなる膜の下層にチタン膜／窒化チタン膜等を配置した積層構造、さらには、上層にも窒化チタン膜を配置した積層構造としてもよい。また、パッド電極４を構成するアルミニウム膜には、微量（例えば、２ｗｔ％以下）の銅等が添加されていてもよい。
パッド電極４および絶縁膜１０は、保護膜として機能する絶縁膜１１で覆われているが、絶縁膜１１には、パッド電極４の主面の一部を露出する開口部が形成されている。また、絶縁膜１１は、酸化シリコン膜、窒化シリコン膜、もしくは、酸化シリコン膜上に窒化シリコン膜を形成した積層膜といった無機絶縁膜、又は、ポリイミド膜、ポリイミド膜上に酸化シリコン膜を形成した積層膜、もしくは、ポリイミド膜上に窒化シリコン膜を形成した積層膜といった有機絶縁膜からなる。
パッド電極４上には、導電層ＯＰが形成されており、ボンディングワイヤ５は導電層ＯＰを介してパッド電極４に電気的に接続されている。導電層ＯＰは、絶縁膜１１に形成された開口部でパッド電極４に接触し、絶縁膜１１上に延在している。
なお、パッド電極４を構成するアルミニウム膜の上層に窒化チタン膜が形成されている場合、前記開口部では、アルミニウム膜よりも高抵抗である窒化チタン膜は除去され、アルミニウム膜の主面が露出している。すなわち、導電層ＯＰは、窒化チタン膜を介することなく、パッド電極４を構成するアルミニウム膜に接触している。
導電層ＯＰは、パッド電極４の側から、４層の導電層１２，１３，１４，１５で構成されている。導電層１２は、例えば、チタン（Ｔｉ）により、導電層１３は、例えば、銅（Ｃｕ）により、導電層１４は、例えば、ニッケル（Ｎｉ）により、導電層１５は、例えば、金（Ａｕ）により、夫々形成されている。
導電層１２は、パッド電極４と導電層１３の反応防止層（バリアメタル層）であり、導電層１３は、導電層１４および導電層１５を電解めっき法で形成する際の給電層（シード層）である。また、導電層１４は、ワイヤボンディング時の応力でパッド電極４が変形するのを防止する応力緩和層であると共に、導電層１３を構成する銅が導電層１５に拡散するのを防止する反応防止層、さらに導電層１５を電解めっき法で形成する際の給電層として作用する。また、導電層１５は、ボンディングワイヤ５と合金層を形成するための接合層である。従って、導電層１５の表面（上面）がワイヤ接合面となる。なお、導電層１２として、チタン以外にクロム（Ｃｒ）を用いることができる。また、導電層１５として、金以外に、パラジウム（Ｐｄ）を用いることができる。
また、本実施の形態にあっては、パッド電極４と導電層１５との間に反応防止層として導電層１２を設けた場合を例に説明したが、導電層１２を設けなくてもよい。但し、導電層１３を構成する銅がパッド電極４に拡散するのを抑制する上では、本実施の形態のように、導電層１２を介して導電層１３をパッド電極４上に形成することが好ましい。
図４に示すように、本実施の形態にあっては、導電層１２，１３，１４，１５は、平面視において、ほぼ等しい大きさを有する矩形状に形成され、互いに、厚さ方向に沿って等しい位置に重なっている。また、図４に示すように、導電層ＯＰは、パッド電極４に厚さ方向において重なるようにパッド電極４よりも大きく形成されている。なお、導電層ＯＰは、パッド電極４と等しい大きさでも良く、パッド電極４より小さくてもよい。ただし、パッド電極４および導電層ＯＰは、絶縁膜１１に形成された開口部よりも大きい方が好ましい。また、変形例として後述するように、導電層ＯＰは厚さ方向においてパッド電極４に重ならないように形成してもよい。
図４に示すように、平面視において、ボンディングワイヤ５のボール部５ａと導電層１５との接合部を第１領域Ｒ１、それ以外の導電層１５の主面を第２領域Ｒ２と表している。すなわち、第１領域Ｒ１は、導電層１５の中央部であり、第２領域Ｒ２は、第１領域Ｒ１の周囲を連続的に取り囲んでいる。また、導電層１５の主面（上面）には、中央に凹部１５ａが形成されており、ボンディングワイヤ５のボール部５ａは、例えば、この凹部１５ａの内側に形成されている。ただし、金からなる導電層１５は、硬度が低いため、ボール部５ａは、凹部１５ａとその周囲の凸部とに跨って位置してもよい。ただし、導電層１４は、導電層１５よりも高い硬度を有するため、ボール部５ａは、導電層１４の凹部の内側に位置していることが好適である。
図４に示すように、ポリイミド層ＰＩは、絶縁膜１１に接触して、絶縁膜１１上に形成されており、ポリイミド層ＰＩ、導電層ＯＰ、ボンディングワイヤ５および絶縁膜１１は、封止体１で覆われている。封止体１は、例えば、エポキシ樹脂からなり、シランカップリング剤を含有している。
図４に示すように、導電層１５とボンディングワイヤ５のボール部５ａとの間には、金と銅との合金層１７が形成されている。すなわち、図４の第１領域Ｒ１には、合金層１７が形成されている。
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置ＳＤの製造方法を、図５〜図２３を用いて説明する。図５は、本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。図６および図７は、本実施の形態の半導体装置の製造工程中の平面図である。図８〜図１７および図１９〜図２３は、本実施の形態の半導体装置の製造工程中の断面図である。図１８は、本実施の形態の半導体装置の製造工程中の斜視図である。
本実施の形態では、半導体ウエハの準備工程（Ｓ１〜Ｓ５）、ダイボンディング工程（Ｓ６〜Ｓ７）、プラズマクリーニング工程（Ｓ８）、ワイヤボンディング工程（Ｓ９）、樹脂封止工程（Ｓ１０）、個片化工程（Ｓ１１）と、夫々大きく６つの工程に分けて説明する。
１．半導体ウエハの準備工程
本実施の形態では、以下の工程により、パッド電極４の表面にＯＰＭ（Over Pad Metallization）が形成された半導体ウエハＷＦを準備する。
まず、図５に示すパッド電極形成工程（Ｓ１）を実施する。具体的には、半導体基板ＳＢに機械的強度の高い酸化シリコン膜等の無機絶縁膜からなる絶縁膜１０を形成する。続いて、絶縁膜１０の第１面に対して、導電性部材（導電性材料）であるアルミニウムにより、パッド電極４を形成する。パッド電極４は、例えば、スパッタリング法を用いて形成する。その結果、図６に示すように、パッド電極４を有する複数の半導体チップ３が行列状に配置された半導体ウエハＷＦが形成される。
ここで、第１面とは、半導体基板ＳＢの表面や半導体基板ＳＢに形成した絶縁膜１０の表面であって、パッド電極が形成されるパッド電極形成面１９を意味する。本実施の形態にあっては、絶縁膜１０の表面にパッド電極４を形成するため、絶縁膜１０の表面がパッド電極形成面１９となる。なお、図６および図７では、半導体チップ３を簡略化した図面としているため、例えば、パッド電極４、導電層ＯＰの数は、図３とは異なっている。以上がパッド電極形成工程（Ｓ１）である。
次に、図５に示す導電層形成工程（Ｓ２）、ヨウ素保護膜形成工程（Ｓ３）、フォトレジスト膜除去工程（Ｓ４）、導電層エッチング工程（Ｓ５）を経て、図７に示すように、各半導体チップ３のパッド電極４上に導電層ＯＰを形成する。以下、導電層ＯＰの形成方法を、図５および図８〜図１７を用いて説明する。
まず、図５に示す導電層形成工程（Ｓ２）を実施する。導電層形成工程（Ｓ２）は、パッド電極４上に絶縁膜１１および導電層１２，１３，１４，１５を形成する工程である。
具体的には、図８に示すように、パッド電極形成面１９に対して、絶縁性部材である酸化シリコンによって、絶縁膜１０およびパッド電極４を被覆すると共に、パッド電極４の表面の一部を露出する開口部１１ａを有するように、絶縁膜１１を形成する。絶縁膜１１は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成する。なお、絶縁膜１１は、酸化シリコン膜のほか、窒化シリコン膜、もしくは、酸化シリコン膜上に窒化シリコン膜を形成した積層膜といった無機絶縁膜、又は、ポリイミド膜、ポリイミド膜上に酸化シリコン膜を形成した積層膜、もしくは、ポリイミド膜上に窒化シリコン膜を形成した積層膜といった有機絶縁膜により構成してもよい。
また、絶縁膜１１は、パッド電極形成面１９の全体に形成した後に、開口部１１ａに相当する部分をウェットエッチング法により除去してもよい。なお、このような形成方法の場合には、そのエッチング条件（例えば、時間）によって、パッド電極４の一部（表面）もオーバーエッチングされることもあり、その場合は、開口部１１ａはパッド電極の表面だけでなく、内部の一部も露出する。
次に、図９に示すように、絶縁膜１１の表面に、絶縁膜１１の開口部１１ａにおいて露出するパッド電極４に接触すると共にパッド電極４を被覆するように、チタンからなる導電層１２を形成する。
続いて、図１０に示すように、導電層１２の表面に、銅からなる導電層１３を形成し、導電層１２を介して、パッド電極４と導電層１３とを電気的に接続する。導電層１２および導電層１３は、例えば、スパッタリング法を用いて形成する。前述したように、導電層１２は、パッド電極４と導電層１３との反応防止層であり、導電層１３は、導電層１４および導電層１５を電解めっき法により形成する際の給電層である。
次に、図１１に示すように、開口部ＰＲＯ１を有するフォトレジスト膜ＰＲ１を導電層１３上に形成する。フォトレジスト膜ＰＲ１は、後述する導電層１４および導電層１５を、その厚さ方向においてパッド電極４と重なる領域（図４に示す導電層ＯＰを形成する領域Ｒ１，Ｒ２）に選択的に形成するためのものである。具体的には、導電層１３の表面にフォトレジスト膜ＰＲ１を形成し、その後、導電層ＯＰを形成する領域Ｒ１，Ｒ２に対応する部分を除去することで、開口部ＰＲＯ１を形成する。その結果、導電層ＯＰ形成領域Ｒ１，Ｒ２が露出する。なお、フォトレジスト膜ＰＲ１は、炭素を主成分とする有機絶縁膜により構成される。
次に、図１２に示すように、電解めっき法を用いて、開口部ＰＲＯ１内の導電層１３上に、導電性材料であるニッケルからなる導電層１４を選択的に形成する。ここで、導電層１４の膜厚は、例えば、１．５〜２．０μｍとする。導電層１４は、ワイヤボンディング工程（Ｓ９）において、ワイヤボンディング時の応力でパッド電極４が変形するのを防止する応力緩和層であり、導電層１４の膜厚はパッド電極４が受ける衝撃を緩和するために十分な膜厚としている。また、前述の通り、導電層１４は、ワイヤボンディング時の応力でパッド電極４が変形するのを防止する応力緩和層であると共に、導電層１３を構成する銅が導電層１５に拡散するのを防止する反応防止層、さらに導電層１５を電解めっき法で形成する際の給電層として作用する。
続いて、図１３に示すように、電解めっき法を用いて、開口部ＰＲＯ１内の導電層１４上に、導電性材料である金からなる導電層１５を選択的に形成する。ここで、導電層１５の膜厚は、１．５μｍ以上、好適には、１．５以上２．０μｍ未満とする。前述したように、導電層１５は、導電層ＯＰとボンディングワイヤ５との間に合金層１７（図４参照）を形成するための接合層であり、導電層１５の表面（上面）がワイヤ接合面となる。以上が導電層形成工程（Ｓ２）である。
次に、図５に示すヨウ素保護膜形成工程（Ｓ３）を実施する。ヨウ素保護膜形成工程（Ｓ３）では、図１４に示すように、半導体ウエハＷＦをヨウ素雰囲気中に晒すことにより、ヨウ素からなる保護膜１８が導電層１５の表面に形成される（図１５を参照）。後述するように、保護膜１８は導電層１５の表面に単分子層の吸着膜として形成されることが好適である。その際、保護膜１８の形成条件は、ヨウ素ガスの分圧が約１００Ｐａ、曝露時間が６００秒である。
次に、図５に示すフォトレジスト膜除去工程（Ｓ４）を実施する。フォトレジスト膜除去工程（Ｓ４）では、図１６に示すように、フォトレジスト膜ＰＲ１を、エッチング液を用いたウェットエッチング法により除去する。エッチング液の例として、有機酸としてアルキルベンゼンスルホン酸を混合した有機溶媒を用いる。なお、本工程では、フォトレジスト膜ＰＲ１のみを選択的に除去できる、すなわち、このフォトレジスト膜ＰＲ１で覆われた導電層１３は除去されないエッチング液を選定しているが、エッチング条件（例えば、時間）によっては、フォトレジスト膜ＰＲ１で覆われていた導電層１３の一部（表面）もオーバーエッチングされる場合がある。
次に、図５に示す導電層エッチング工程（Ｓ５）を実施する。導電層エッチング工程（Ｓ５）では、図１７に示すように、導電層１４および導電層１５から露出した領域の導電層１２ａおよび導電層１３ａを、エッチング液を用いたウェットエッチング法により除去する。エッチング液の例として、硫酸および過酸化水素水を重量濃度比１０：１で混合した溶液を用いる。エッチング時間は約４分である。
以上より、図５に示す導電層形成工程（Ｓ２）、ヨウ素保護膜形成工程（Ｓ３）、フォトレジスト膜除去工程（Ｓ４）、導電層エッチング工程（Ｓ５）を経て、図４、図７および図１７に示すように、各半導体チップ３のパッド電極４上に導電層１２，１３，１４，１５からなる積層構造の導電層ＯＰが形成される。
２．ダイボンディング工程
次に、図５に示すウエハダイシング工程（Ｓ６）、ダイボンディング工程（Ｓ７）を経て、半導体チップ３を基材に固定（マウント）する。なお、本実施の形態では、図２および図１９に示すように、リード２およびダイパッド６を有するリードフレームＬＦを基材として用いる。
まず、図５に示すウエハダイシング工程（Ｓ６）を実施する。ウエハダイシング工程（Ｓ６）では、図１８に示すように、ダイシングブレードＤＢを用いて、半導体ウエハＷＦを複数の半導体チップ３に分割する。図示しないが、本工程では切削水を半導体ウエハＷＦの表面に吹き付けながら、ダイシングブレードＤＢを用いて切断する。
次に、図５に示すダイボンディング工程（Ｓ７）を実施する。ダイボンディング工程（Ｓ７）では、図１９に示すように、個片化された半導体チップ３を、リードフレームＬＦのダイパッド６上に熱硬化性樹脂を含むペースト材からなる接着層（ダイボンド材）７を介して配置する（仮接着）。そして、約１７０〜１８０℃の温度で熱処理を実施することで、接着層７が硬化し、半導体チップ３がダイパッド６上に固定される（本接着）。なお、ペースト材の代わりにフィルム材を用いてもよい。また、図示しないが、リードフレームＬＦには、複数の半導体装置形成領域が有り、複数のダイパッド６が搭載されている。
３．プラズマクリーニング工程
次に、図５に示すプラズマクリーニング工程（Ｓ８）を実施する。プラズマクリーニング工程（Ｓ８）では、図２０に示すように、リードフレームＬＦに固定された半導体チップ３に対して、アルゴン（Ａｒ）ガスを用いたプラズマクリーニングを行う。プラズマクリーニングは、アルゴンガスの分圧を約１５Ｐａ、電力２００Ｗ、照射時間１０秒という条件下で行う。この工程によって、導電層ＯＰを構成する複数の導電層のうち、最表層の導電層１５の表面上に形成されていたヨウ素からなる保護膜１８が、図２１に示すように
除去される。すなわち、導電層ＯＰの最表面である導電層１５の表面が清浄化される。メカニズム等の詳細は後述する。
４．ワイヤボンディング工程
続いて、図５に示すワイヤボンディング工程（Ｓ９）を実施する。ワイヤボンディング工程（Ｓ９）では、図２２に示すように、半導体チップ３の主面上に形成された導電層ＯＰとリード２とをボンディングワイヤ５で接続する。ボンディングワイヤ５は、熱圧着と超音波振動を併用したボールボンディング（ネイルヘッドボンディング）法を用いて導電層ＯＰに接続する。具体的には、ボンディングワイヤ５の一部（ボール部５ａ）を導電層ＯＰの表面に接続した後、このボンディングワイヤ５の他部をリードフレームＬＦのリード２のワイヤ接合部に接続する。また、本実施の形態で使用するボンディングワイヤ５は、銅を主成分とするワイヤである。この工程で、ボンディングワイヤ５が接続された導電層ＯＰの表面には、銅と金とからなる合金層１７（図４参照）が、数ｎｍ程度の膜厚で形成される。なお、ボンディングワイヤ５は、金（Ａｕ）を主成分とするワイヤを用いてもよい。
５．樹脂封止工程
次に、図５に示す樹脂封止工程（Ｓ１０）を実施する。本実施の形態にあっては、トランスファモールド方式を用いる。樹脂封止工程（Ｓ１０）では、図２３に示すように、金型１６の上型１６ａと下型１６ｂとの合せ面に形成されたキャビティ１６ｃ内に、半導体チップ３およびリードフレームＬＦを設置し、キャビティ１６ｃ内に封止樹脂８を充填し、図４に示す封止体１を形成する。ここで、封止樹脂８は、例えば、シリコンカップリング剤を含有するエポキシ樹脂からなる。なお、トランスファモールド方式に代えて、コンプレッション樹脂封止方式（溶融した樹脂をキャビティ内に準備しておき、その中に半導体チップおよびリードフレームを浸して固める方式）を利用することもできる。
６．個片化工程
最後に、図５に示す個片化工程（Ｓ１１）を実施する。図示しないが、具体的には、本実施の形態のＱＦＰ型半導体装置にあっては、切断金型によりリード２（又はリードフレームＬＦ）を切断することで、インナーリード部ＩＬとアウターリード部ＯＬとを備えた半導体装置ＳＤ（図２を参照）を、基材であるリードフレームＬＦから分離する。以上の工程を経て、半導体装置ＳＤが完成する。
なお、後述する変形例であるＢＧＡ（Ball Grid Array）型半導体装置の場合のように、ダイシングブレードＤＢを用いて分離することもできる。
＜各工程で想定される課題、本実施の形態の特徴および効果＞
前述した半導体装置の製造方法の各工程において、本願発明者が検討した課題と、その解決手段たる実施形態の特徴および効果について説明する。図２４は、本実施の形態のエッチング工程における導電層表面の反応メカニズムを示す概念図である。図２５は、本実施の形態のプラズマクリーニング工程における反応メカニズムを示す概念図である。
Ａ．導電層の表面の汚染について
本願発明者は、導電層ＯＰの表面の汚染について検討した。前述したように、図５に示す導電層形成工程（Ｓ２）において、図４に示すように、パッド電極４上に絶縁膜１１と、導電層ＯＰを構成する導電層１２，１３，１４，１５とが形成される。すなわち、ボンディングワイヤ５は、導電層１５に接合される。
一般に、ボンディングワイヤ５と導電層１５との接合強度を向上させるためには、ワイヤボンディング工程（Ｓ９）の際に、ボンディングワイヤ５が接触する導電層１５の表面が汚染されていないことが肝要である。なお、銅（Ｃｕ）からなるボンディングワイヤは、金（Ａｕ）からなるボンディングワイヤに比べて硬く、金（Ａｕ）からなる導電層１５との密着性も低い。そのため、特に銅からなるボンディングワイヤを使用する場合は、ボンディングワイヤ５が接触する導電層１５の表面が汚染されていないことが肝要である。しかし、導電層形成工程（Ｓ２）とワイヤボンディング工程（Ｓ９）との間には、フォトレジスト膜ＰＲ１を除去するフォトレジスト膜除去工程（Ｓ４）や、不要な導電層１２ａおよび不要な導電層１３ａを除去する導電層エッチング工程（Ｓ５）、ウエハダイシング工程（Ｓ６）、ダイボンディング工程（Ｓ７）等を有している。そのため、導電層形成工程（Ｓ２）において形成された導電層１５の表面が、この導電層１５にボンディングワイヤ５を接続する前に汚染される可能性が少なからず存在する。
そこでまず、本願発明者は、図５に示す導電層エッチング工程（Ｓ５）における導電層１５表面の汚染について検討した。検討例として、導電層形成工程（Ｓ２）の後に、ヨウ素保護膜形成工程（Ｓ３）を実施せず、ヨウ素からなる保護膜１８が導電層１５の表面に形成されていない半導体装置について説明する。
導電層エッチング工程（Ｓ５）では、不要な導電層１３ａおよび不要な導電層１２ａを選択的に除去するために、ウェットエッチング法が用いられる。銅からなる導電層１３ａおよびチタンからなる導電層１２ａのエッチング液として、硫酸および過酸化水素水の混合溶液が用いられる。
図２４に示すように、半導体ウエハＷＦをエッチング液２０に浸漬させた場合には、まず導電層１３ａを構成する銅がエッチングされ、銅イオン２１がエッチング液２０中に溶出する。この際、銅イオン２１がエッチングされる際に発生する電子２２の多くは、溶液中の過酸化水素（図示せず）と反応する。しかし、銅イオン２１がエッチングされる際に発生する電子２２の一部は、導電層１４を介して導電層１３ａと電気的に接続された導電層１５の表面に移動する。その結果、銅イオン２１が、導電層１５の表面において再び電子２２を受け取り、導電層１５の表面に銅が析出する。析出した銅は、最終的に銅の汚染堆積膜２６として、導電層１５の表面に平面状（層状）に形成される。
また、図２４に示すように、導電層ＯＰの一部である導電層１４を構成するニッケルは、銅よりもイオン化傾向が大きいため、エッチング液２０によってエッチングされやすい。そのため、導電層１４がエッチング液２０によってエッチングされ、ニッケルイオン２３が溶出する。ニッケルがエッチングされる際に発生した電子２４は、導電層１４と電気的に接続された導電層１５の表面に移動する。この際、溶液中に存在するイオンの中で、もとの金属のイオン化傾向が最も小さい銅イオン２１が、導電層１５の表面において電子２４を受け取り、銅２５が析出する。析出した銅２５は、上記と同様に、最終的に銅の汚染堆積膜２６として、導電層１５の表面に平面状（層状）に形成される。
以上のように、導電層１３ａのエッチングにより、導電層１５の表面に汚染堆積膜２６が形成される。特に、上記の通り、導電層１５と導電層１３ａとの間に、導電層１３ａを構成する金属（例えば銅）よりもイオン化傾向の小さい金属（例えばニッケル）からなる導電層１４を有している場合には、汚染堆積膜２６の形成が促進される。本願発明者は、汚染堆積膜２６の膜厚が、２ｎｍ程度に達することを確認している。
形成される汚染堆積膜２６は、膜厚が大きければ、層状（面状）に形成されるため、プラズマクリーニング工程（Ｓ８）によるワイヤボンディング前のアルゴンプラズマクリーニングによっても除去することが困難である。その結果、汚染堆積膜２６に起因して、ボンディングワイヤ５と導電層１５との接合強度が低下するという問題が生じていた。以上が、導電層エッチング工程（Ｓ５）における導電層１５の表面の汚染とその影響である。
次に、本願発明者は、図５に示すフォトレジスト膜除去工程（Ｓ４）における導電層１５表面の汚染について検討した。フォトレジスト膜除去工程（Ｓ４）では、フォトレジスト膜ＰＲ１を選択的に除去するために、ウェットエッチング法が用いられる。フォトレジスト膜ＰＲ１のエッチング液として、有機酸が用いられる。ここで、フォトレジスト膜ＰＲ１が除去された後に、有機酸によって導電層１３ａの一部もエッチングされ、導電層１３ａを構成する銅が銅イオンとして溶出する、いわゆるオーバーエッチングされる場合がある。
この際、導電層１３ａおよび導電層１５は電気的に接続されているので、エッチングの際に発生した電子が導電層１５の表面に移動し、溶出した銅イオンが導電層１５の表面において銅として析出する。その結果、フォトレジスト膜除去工程（Ｓ４）においても、導電層エッチング工程（Ｓ５）と同様に汚染堆積膜２６が形成されるおそれがあった。
また、図５に示すウエハダイシング工程（Ｓ６）においても、図１８に示すように、半導体ウエハＷＦをダイシングブレードＤＢによって切断する際に、切削水が導電層ＯＰの表面に吹き付けられることによって、導電層１５の表面が汚染されるおそれがあった。
その他、図５に示す樹脂封止工程（Ｓ１０）においては、導電層１５の表面の汚染によってボンディングワイヤ５と導電層１５との接合強度が低下した場合には、樹脂の充填圧力によって、ボンディングワイヤ５が導電層１５の表面から剥離するといった問題もあった。
従って、パッド電極を有する半導体チップにおいて、パッド電極上に形成された金属層からなる導電層表面の汚染を防止し、ワイヤと導電層との接合強度を向上させることが望まれる。
Ｂ．保護膜の形成について
次に、本実施の形態に係る保護膜１８の形成について説明する。一般に、金等の貴金属表面は表面エネルギーの安定化のために、種々の原子、分子が吸着しやすいという性質が知られている。従って、図１４に示すように、本実施の形態にあっては、ヨウ素保護膜形成工程（Ｓ３）において、半導体ウエハＷＦをヨウ素雰囲気中に晒すことにより、ヨウ素（Ｉ2）が導電層１５を構成する金表面に吸着し、図１５に示すように、ヨウ素からなる保護膜１８が導電層１５の表面に形成される。
金表面に吸着したヨウ素は、フォトレジスト膜除去工程（Ｓ４）のエッチング液として用いられる有機酸、導電層エッチング工程（Ｓ５）のエッチング液として用いられる硫酸および過酸化水素水の混合溶液、ウエハダイシング工程（Ｓ６）の切削水、ならびに、ダイボンディング工程（Ｓ７）の熱（温度）には侵されない。従って、導電層１５を被覆する保護膜１８は、フォトレジスト膜除去工程（Ｓ４）、導電層エッチング工程（Ｓ５）、ウエハダイシング工程（Ｓ６）、ダイボンディング工程（Ｓ７）において、剥離しないことが必要であるところ、ヨウ素は前述の通りウェットエッチング法等の液処理への耐性が高く、保護膜１８として非常に適している。
すなわち、前述の液処理の際に、保護膜１８が導電層１５の表面を被覆しているので、導電層１５の表面が露出しない。例えば、導電層エッチング工程（Ｓ５）において、汚染堆積膜２６が導電層１５表面に形成されるためには、前述のメカニズムによれば、溶出した銅イオン２１が導電層１５の表面において電子２４を受け取ることが必要である。しかしながら、保護膜１８を形成しておけば、液処理中に導電層１５が露出しないので、溶液中の銅イオン２１が導電層１５から電子２４を受け取ることができない。その結果、銅２５が析出せず、汚染堆積膜２６が導電層１５の表面に形成されない。
以上より、保護膜１８によって導電層１５の表面が保護され、導電層形成工程（Ｓ２）以降の工程が原因となる導電層１５の汚染を防止することができる。
なお、前述の通り、本実施の形態に係る保護膜１８は、ヨウ素ガスの分圧が約１００Ｐａ、曝露時間が６００秒という条件下で形成される。この際、保護膜１８は単分子層のヨウ素吸着膜として形成される。
この場合でも、金表面に吸着したヨウ素は、有機酸、硫酸および過酸化水素水の混合溶液、切削水、ならびに、ダイボンディング工程における熱（温度）には侵されない。従って、ヨウ素からなる保護膜１８が単分子層であっても、液処理の際に導電層１５の表面が露出しないので、例えば、導電層１５表面への汚染堆積膜２６の形成を十分に防ぐことができる。
一方で、ヨウ素からなる保護膜１８が単分子層であれば、膜厚が小さい分だけ、プラズマクリーニング工程（Ｓ８）のアルゴンプラズマクリーニングによって容易かつ確実に保護膜１８を除去することができる。
以上より、本実施の形態に係る保護膜１８は、単分子層のヨウ素吸着膜として形成することが好適である。
また、本実施の形態に係るヨウ素保護膜形成工程（Ｓ３）にあっては、金からなる導電層１５の表面の全てをヨウ素からなる保護膜１８で覆った場合を例に説明したが、保護膜を形成する領域はこれに限定されない。すなわち、図５に示すワイヤボンディング工程（Ｓ９）において、ボンディングワイヤ５の一部（ボール部５ａ）が接触する領域、例えば、導電層１５の主面の中央に形成された凹部１５ａ、又は、ボンディングワイヤ５のボール部５ａと導電層１５との接合部である第１領域Ｒ１のみを保護膜１８で被覆してもよい。
但し、導電層１５の表面にボンディングワイヤ５を接続する際に、ワイヤの位置ずれを考慮すると、本実施の形態のように、金からなる導電層１５の表面の全てを保護膜１８で被覆することが好ましい。
また、本実施の形態に係るヨウ素保護膜形成工程（Ｓ３）にあっては、ヨウ素を気体状態で導入する場合を例に説明したが、半導体ウエハＷＦをヨウ素ヨウ化カリウム溶液に浸漬し、導電層１５の最表面にヨウ素を吸着させ、保護膜１８を形成することもできる。
但し、ヨウ素ヨウ化カリウム溶液によるフォトレジスト膜ＰＲ１に対する影響、他種金属の溶解および析出による金表面の汚染への影響を考慮すると、ヨウ素液の管理が必要となる分、ヨウ素ガスによる導電層表面へのヨウ素吸着が好ましい。
なお、図５に示すように、本実施の形態に係るヨウ素保護膜形成工程（Ｓ３）は、導電層形成工程（Ｓ２）の直後に行う場合を例に説明したが、導電層形成工程（Ｓ２）の後から、導電層エッチング工程（Ｓ５）の前までのいずれかのタイミングで行えればよい。
但し、前述の通り、図５に示すフォトレジスト膜除去工程（Ｓ４）において、オーバーエッチングにより導電層１５の表面に汚染堆積膜２６が形成される可能性があることから、本実施の形態のように導電層形成工程（Ｓ２）において導電層１５が形成された直後にヨウ素保護膜形成工程（Ｓ３）を行うことが好適である。すなわち、フォトレジスト膜除去工程（Ｓ４）の前にヨウ素保護膜形成工程（Ｓ３）を行うことにより、フォトレジスト膜除去工程（Ｓ４）における導電層１５の表面汚染についても確実に防止することができる。
Ｃ．保護膜の除去について
次に、本実施の形態に係る保護膜１８の除去について説明する。一般に、図５に示すダイボンディング工程（Ｓ７）中の熱処理工程によって、接着層７から窒素化合物等の物質が蒸発し、パッド電極４又は導電層ＯＰの表面に付着して、表面を汚染することが知られている。従って、ワイヤとパッド電極４又は導電層ＯＰとの接合不良を防止するため、ワイヤボンディング前に、図５に示すプラズマクリーニング工程（Ｓ８）として、図２０に示すプラズマクリーニングが行われる。プラズマクリーニングとは、プラズマによりアルゴン等の希ガスをイオン化し、基板表面に照射することによって、希ガスイオンにより表面原子をはじき出し、基板表面を清浄化するクリーニング法である。
本実施の形態に係るプラズマクリーニング工程（Ｓ８）にあっては、図２０に示すように、アルゴンイオンを導電層ＯＰの表面に照射すると、アルゴンイオンが保護膜１８のヨウ素分子、および、導電層１５の金原子に衝突し、ヨウ素分子および金原子を導電層１５の表面からはじき出す。その結果、保護膜１８が除去され、清浄な金表面が形成される。本実施の形態に係るプラズマクリーニング工程（Ｓ８）にあっては、アルゴンプラズマクリーニングは、アルゴンガスの分圧を約１５Ｐａとして、電力２００Ｗ、照射時間１０秒の条件の下で行われる。この工程によって、導電層１５の表面に形成された保護膜１８は完全に除去され、導電層１５の表面にヨウ素は残存しない。
従って、ヨウ素は、前述の通り、ウェットエッチング法等の液処理への耐性が高い一方で、ワイヤボンディング工程（Ｓ９）の前に一般的に行われているプラズマクリーニング工程（Ｓ８）によって導電層１５の表面から容易かつ確実に除去することができ、保護膜１８として非常に適している。
以上より、ワイヤボンディング工程（Ｓ９）において、半導体ウエハＷＦ上の導電層１５を清浄に保つことができる。その結果、ボンディングワイヤ５と導電層１５との接合強度を向上させることができる。また、半導体装置の製造工程に保護膜１８の除去のための別工程を追加する必要がなく、半導体装置のスループットを向上し、半導体装置の製造コストを低減することができる。
また、本実施の形態にあっては、プラズマクリーニング工程（Ｓ８）を、ワイヤボンディング工程（Ｓ９）の直前に行うことによって、導電層形成工程（Ｓ２）以降、ワイヤボンディング工程（Ｓ９）までの工程が原因となる汚染を防止することができ、その結果、ボンディングワイヤ５と導電層１５との接合強度を効果的に向上させることができる。
また、ボンディングワイヤ５と導電層１５との接合強度が向上した結果、図５に示す樹脂封止工程（Ｓ１０）においては、樹脂の充填圧力によって、ボンディングワイヤ５が導電層１５の表面から剥離するといった事態を確実に防止することができる。
またさらに、フォトレジスト膜を構成する有機物や給電層を構成する銅等の異物が、保護膜１８の表面に付着した場合であっても、プラズマクリーニング工程（Ｓ８）によって、保護膜１８と併せて導電層１５の表面から除去することができる。
Ｄ．プラズマクリーニング工程における銅の影響について
ここで、プラズマクリーニング工程（Ｓ８）における導電層ＯＰ表面の汚染可能性について説明する。図２５は、本実施の形態のプラズマクリーニング工程（Ｓ８）における反応メカニズムを示す概念図である。
図２５に示すように、本実施の形態にあっては、導電層ＯＰが形成されたパッド電極４を有する半導体チップ３は、銅を主成分とする材料からなるリードフレームＬＦのダイパッド６上に接着層７を介して固定されている。従って、プラズマクリーニング工程（Ｓ８）を行うと、アルゴンイオン２７がリードフレームＬＦに対しても照射され、リードフレームＬＦを構成する銅原子又は銅イオン２８がスパッタされ、チャンバー内へ放出される。
一般に、放出された銅が基板表面に付着する確率は低いが、アルゴンガスの圧力が高い場合には、放出された銅原子又は銅イオン２８に対してアルゴンイオン２７が衝突し（リスパッタ）、リスパッタされた銅２９が導電層ＯＰの表面上に付着する可能性がある。しかしながら、図２５に示すように、リスパッタされた銅２９は、導電層ＯＰの表面に点在し、点状の汚染にとどまる。すなわち、リスパッタされた銅２９は、導電層１５の表面において、前述の汚染堆積膜２６のように、層状（面状）に堆積しない。その結果、プラズマクリーニング工程（Ｓ８）による導電層ＯＰ表面への銅の付着は、ワイヤボンディングへの妨げにならないといえる。
なお、プラズマクリーニング工程（Ｓ８）において、アルゴンガスの圧力は通常約１５Ｐａで行われるが、前述のリスパッタされた銅による導電層ＯＰ表面の汚染を軽減するために、アルゴンガスの圧力を、例えば、約８Ｐａにして、リスパッタの確率の低い高真空条件下で行うこともできる。この場合であっても、電力２００Ｗ、照射時間１０秒という条件の下で導電層１５の表面に形成された保護膜１８は完全に除去され、導電層１５の表面にヨウ素は残存しない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下に、複数の変形例を示すが、夫々の変形例を適宜組み合わせて実施することも可能である。
（変形例１）
図４に示すように、上記実施の形態にあっては、応力緩和層としての導電層１４および接合層としての導電層１５の夫々を、パッド電極４の一部（絶縁膜の開口部内において露出する部分）を含むパッド電極４と重なる位置に形成した場合を例に説明したが、変形例１として導電層１４および導電層１５を、その厚さ方向においてパッド電極４と重ならない領域に形成してもよい。
図２６は、変形例１の半導体装置の製造工程中の断面図である。図２６および図２７に示すように、変形例１の半導体装置は、導電層ＯＰの形成領域をパッド電極４と厚さ方向において重ならない領域まで拡張したものである。以下、変形例１の半導体装置の製造方法を説明する。
図５に示す上記実施形態の導電層形成工程（Ｓ２）において、図２６に示すように、導電層１２および導電層１３を形成した後に、開口部ＰＲＯ２を有するフォトレジスト膜ＰＲ２を導電層１３上に形成する。図２６に示すように、開口部ＰＲＯ２は、パッド電極４と厚さ方向において重なる領域に加え、重ならない領域まで開口するように形成される。
続いて、電解めっき法を用いて、開口部ＰＲＯ２内に、導電層１４および導電層１５を選択的に形成する。その結果、図２６に示すように、導電層ＯＰは、パッド電極４に接続されると共に、絶縁膜１１上に延在するように形成される。
次に、図５に示すヨウ素保護膜形成工程（Ｓ３）を実施することで、図２６に示すように、上記実施の形態と同様に、ヨウ素からなる保護膜１８を金からなる導電層１５の表面に形成する。
続いて、図５に示すフォトレジスト膜除去工程（Ｓ４）、導電層エッチング工程（Ｓ５）、ウエハダイシング工程（Ｓ６）、ダイボンディング工程（Ｓ７）は上記実施の形態と同様に行う。
次に、図５に示すプラズマクリーニング工程（Ｓ８）を実施することで、図２７に示すように、ヨウ素からなる保護膜１８が除去され、導電層ＯＰの最表面である導電層１５の清浄な金表面が形成される。
続いて、図５に示すワイヤボンディング工程（Ｓ９）を実施する。図２７に示すように、変形例１にあっては、パッド電極４と厚さ方向において重ならない領域において、絶縁膜１１上に延在している導電層ＯＰと、ボンディングワイヤ５のボール部５ａとを接続し、合金層１７を形成する。その結果、ボンディングワイヤ５のボール部５ａは、導電層ＯＰを介してパッド電極４に接続され、ワイヤ部５ｂの他端は、リードに接続される。
なお、パッド電極４に接続された導電層ＯＰは、図３のポリイミド層ＰＩ上に延在してもよい。この場合は、ポリイミド層ＰＩ上で、ボンディングワイヤ５のボール部５ａが導電層ＯＰと接続し、合金層１７を形成する。
以上より、図２６および図２７に示すように、変形例１の半導体装置の製造方法として、上記実施の形態と同様に導電層ＯＰに対して、ヨウ素保護膜形成工程を適用し、導電層ＯＰの表面にヨウ素を吸着させ、ヨウ素からなる保護膜によって、導電層ＯＰの表面を保護することができる。その結果、導電層形成工程（Ｓ２）以降の工程が原因となる汚染を防止することができ、パッド電極を有する半導体チップにおいて、パッド電極上に形成された導電層表面だけでなく、パッド電極に重ならない領域に形成された導電層表面の汚染を防止し、パッド電極に重ならない領域において接続されたボンディングワイヤ５と導電層ＯＰとの接合強度をも向上させることができる。
以上の変形例１は、例えば、パッケージプロセス（後工程）とウエハプロセス（前工程）とを一体化し、ウエハ状態でパッケージングを完了する技術、いわゆるウェハプロセスパッケージ（ＷＰＰ：Wafer Process Package）に適用することができる。
（変形例２）
変形例２は、上記実施の形態の半導体チップをＢＧＡパッケージに実装した例であるが、上記実施の形態を例に説明する。
図２８は、変形例２の半導体装置の断面図である。変形例２の半導体装置ＳＤ２は、基材としてガラスエポキシ系の樹脂基板である配線基板ＷＢと、半導体チップ３と、封止体１と、外部端子である半田ボールＢＥを有する。配線基板ＷＢの主面には接着層７を介して半導体チップ３が搭載されており、半導体チップ３の主面に形成された複数の導電層ＯＰは、ボンディングワイヤ５を介して、配線基板ＷＢの主面に形成された端子電極ＬＤ１に接続されている。
半導体チップ３の主面にはポリイミド層ＰＩが形成されており、半導体チップ３、ポリイミド層ＰＩ、導電層ＯＰ、ボンディングワイヤ５、および、端子電極ＬＤ１は、封止体１で覆われている。さらに、配線基板ＷＢの裏面には、複数の端子電極ＬＤ１と夫々電気的に接続された複数の端子電極ＬＤ２が形成されており、各端子電極ＬＤ２には、半田ボールＢＥが接続されている。
図２８に示すような変形例２の半導体装置の製造方法として、上記実施の形態と同様に導電層ＯＰに対して、ヨウ素保護膜形成工程を適用し、導電層ＯＰの表面にヨウ素を吸着させ、ヨウ素からなる保護膜によって、導電層ＯＰの表面を保護することができる。その結果、導電層形成工程（Ｓ２）以降の工程が原因となる汚染を防止することができ、パッド電極を有する半導体チップにおいて、パッド電極上に形成された金属層からなる導電層の表面の汚染を防止し、ボンディングワイヤ５と導電層ＯＰとの接合強度を向上させることができる。
また、ガラスエポキシ系の樹脂基板を基材として用いる場合、リードフレームＬＦとは異なり、ダイボンディング工程において施す熱（温度）の影響で、基板（具体的には、基板を構成する樹脂）からガス成分が発生する恐れもある。そして、この発生したガス成分によっても導電層ＯＰの表面が汚染される場合もある。
しかしながら、上記のように導電層ＯＰの表面をヨウ素からなる保護膜で予め覆っておくことで、このガス成分による汚染も抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＥ 半田ボール
ＤＢ ダイシングブレード
ＩＬ インナーリード部
ＬＤ１、ＬＤ２ 端子電極
ＬＦ リードフレーム（基材）
ＭＢ 実装面
ＯＬ アウターリード部
ＯＰ 導電層
ＰＩ ポリイミド層（有機絶縁膜）
ＰＲ１、ＰＲ２ フォトレジスト膜（第２絶縁膜）
ＰＲＯ１、ＰＲＯ２ 開口部
Ｒ１ 第１領域
Ｒ２ 第２領域
ＳＢ 半導体基板
ＳＤ、ＳＤ２ 半導体装置
ＷＢ 配線基板（基材）
ＷＦ 半導体ウエハ
１ 封止体
１ａ 主面
１ｂ 裏面
１ｃ 側面
２ リード（リードフレーム）
２ａ 主面
２ｂ 裏面
２ｃ 半田めっき膜
２ｄ 先端
３ 半導体チップ
３ａ 主面
３ｃ、３ｄ、３ｅ、３ｆ 辺
４ パッド電極
４ｃ、４ｄ、４ｅ、４ｆ パッド電極群（導電層群）
５ ボンディングワイヤ
５ａ ボール部
５ｂ ワイヤ部
６ ダイパッド（チップ搭載部、リードフレーム）
７ 接着層（ダイボンド材）
８ 封止樹脂
１０ 絶縁膜
１１ 絶縁膜（第１絶縁膜）
１１ａ 開口部
１２ 導電層（第４導電層、反応防止層）
１２ａ 導電層
１３ 導電層（第１導電層、給電層）
１３ａ 導電層
１４ 導電層（第３導電層、応力緩和層）
１５ 導電層（第２導電層、接合層）
１５ａ 凹部
１６ 金型
１６ａ 上型
１６ｂ 下型
１６ｃ キャビティ
１７ 合金層
１８ 保護膜
１９ パッド電極形成面（第１面）
２０ エッチング液
２１ 銅イオン
２２ 電子
２３ ニッケルイオン
２４ 電子
２５ 銅
２６ 汚染堆積膜
２７ アルゴンイオン
２８ 銅イオン
２９ 銅

Claims (20)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１面と、前記第１面に形成されたパッド電極と、前記第１面に形成され、前記パッド電極の一部を露出する第１開口部を有する第１絶縁膜と、前記第１絶縁膜の表面に形成され、前記第１開口部内を介して前記パッド電極と電気的に接続された第１導電層と、前記第１導電層の表面に形成され、前記第１導電層の一部を露出する第２開口部を有する第２絶縁膜と、前記第２開口部内における前記第１導電層の前記表面に形成された第２導電層と、を有する半導体ウエハを準備する工程；
    （ｂ）前記（ａ）工程の後、前記第２絶縁膜を除去する工程；
    （ｃ）前記（ｂ）工程の後、前記第１導電層のうち、前記第２導電層と重ならない部分を除去する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体ウエハを切断することで取得した半導体チップを、ダイボンド材を介して基材に搭載する工程；
    （ｅ）前記（ｄ）工程の後、前記半導体チップにアルゴンイオンを照射する工程；
    （ｆ）前記（ｅ）工程の後、前記半導体チップの前記第２導電層の表面に、ボンディングワイヤの一部を接触させる工程、
    ここで、
    前記（ｃ）工程の前に、ヨウ素からなる保護膜を、前記第２導電層の前記表面に形成し、
    前記（ｅ）工程により前記保護膜を除去する。
  2. 請求項１に記載の半導体装置の製造方法において、前記保護膜を、前記（ｂ）工程の前に形成する、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、前記保護膜を、前記（ｂ）工程の後で、かつ、前記（ｃ）工程の前に形成する、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記第１導電層は、銅からなり、
    前記（ｂ）工程は、ウェットエッチング法により行われる、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記第１導電層は、銅からなり、
    前記（ｃ）工程は、ウェットエッチング法により行われる、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、前記第２導電層の前記表面は、前記ボンディングワイヤの一部が接触する第１領域と、前記第１領域以外の第２領域とを有し、
    前記保護膜を、前記第１領域に選択的に形成する、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記（ａ）工程で準備する前記半導体ウエハは、前記第２開口部内における前記第１導電層の前記表面に形成された第３導電層を有し、
    前記第２導電層は、前記第３導電層の表面に形成されている、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記（ａ）工程で準備する前記半導体ウエハは、前記第１絶縁膜の前記表面に形成され、かつ、前記第１開口部内を介して前記パッド電極と電気的に接続された第４導電層を有し、
    前記第１導電層は、前記第４導電層の表面に形成されており、
    前記（ｃ）工程の後で、かつ、前記（ｄ）工程の前に、さらに、
    （ｇ）前記第４導電層のうち、前記第２導電層と重ならない部分を除去する工程、
    を有する、半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、前記第４導電層は、チタンからなる、半導体装置の製造方法。
  10. 請求項７に記載の半導体装置の製造方法において、前記第３導電層は、ニッケルからなる、半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記（ｆ）工程の後に、さらに、
    （ｈ）前記半導体チップおよび前記ボンディングワイヤを樹脂で封止する工程、
    を有する、半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、前記保護膜は、単分子層のヨウ素吸着膜からなる、半導体装置の製造方法。
  13. 請求項１に記載の半導体装置の製造方法において、前記保護膜は、前記半導体ウエハをヨウ素ガス雰囲気中に晒すことで形成する、半導体装置の製造方法。
  14. 請求項１に記載の半導体装置の製造方法において、前記保護膜は、前記半導体ウエハをヨウ素ヨウ化カリウム溶液に浸漬することで形成する、半導体装置の製造方法。
  15. 請求項１に記載の半導体装置の製造方法において、
    前記（ｆ）工程で、前記ボンディングワイヤの一部を、前記第２導電層の前記表面のうち、前記パッド電極と厚さ方向に重なる領域に接触させる、半導体装置の製造方法。
  16. 請求項１に記載の半導体装置の製造方法において、
    前記第２開口部は、前記第１導電層のうち、前記パッド電極と厚さ方向に重なる領域および重ならない領域の両方を露出し、
    前記（ｆ）工程で、前記ボンディングワイヤの一部を、前記第２導電層の前記表面のうち、前記パッド電極と厚さ方向に重ならない領域に接触させる、半導体装置の製造方法。
  17. 請求項１に記載の半導体装置の製造方法において、
    前記基材はリードフレームであって、
    前記（ｆ）工程で、前記半導体チップの前記第２導電層は前記ボンディングワイヤを介して前記リードフレームのリードに接続される、半導体装置の製造方法。
  18. 請求項１に記載の半導体装置の製造方法において、
    前記基材は配線基板であって、
    前記（ｆ）工程で、前記半導体チップの前記第２導電層は前記ボンディングワイヤを介して前記配線基板の主面に形成された端子電極に接続される、半導体装置の製造方法。
  19. 請求項１に記載の半導体装置の製造方法において、前記第２導電層は、金からなる、半導体装置の製造方法。
  20. 請求項１に記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記半導体チップおよび前記半導体チップが搭載された前記基材に前記アルゴンイオンを照射する、半導体装置の製造方法。
JP2017109399A 2017-06-01 2017-06-01 半導体装置の製造方法 Pending JP2018206894A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017109399A JP2018206894A (ja) 2017-06-01 2017-06-01 半導体装置の製造方法
US15/971,136 US10381318B2 (en) 2017-06-01 2018-05-04 Method of manufacturing semiconductor device
TW107117308A TW201907498A (zh) 2017-06-01 2018-05-22 半導體裝置之製造方法
CN201810543261.6A CN108987295A (zh) 2017-06-01 2018-05-31 制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017109399A JP2018206894A (ja) 2017-06-01 2017-06-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018206894A true JP2018206894A (ja) 2018-12-27

Family

ID=64460858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017109399A Pending JP2018206894A (ja) 2017-06-01 2017-06-01 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10381318B2 (ja)
JP (1) JP2018206894A (ja)
CN (1) CN108987295A (ja)
TW (1) TW201907498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114185A1 (ja) * 2020-11-30 2022-06-02 住友大阪セメント株式会社 光導波路素子、光変調器、光変調モジュール、及び光送信装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508680B2 (en) * 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5331610B2 (ja) 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114185A1 (ja) * 2020-11-30 2022-06-02 住友大阪セメント株式会社 光導波路素子、光変調器、光変調モジュール、及び光送信装置

Also Published As

Publication number Publication date
CN108987295A (zh) 2018-12-11
US10381318B2 (en) 2019-08-13
TW201907498A (zh) 2019-02-16
US20180350759A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
US8003444B2 (en) Semiconductor device and manufacturing method thereof
JP4032063B2 (ja) 半導体装置の製造方法
US8956919B2 (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
US20100164105A1 (en) Semiconductor device and method of manufacturing the same
CN110010560A (zh) 半导体装置及制造半导体装置的方法
US9972598B2 (en) Method of manufacturing semiconductor device
TW200416969A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
CN102652358B (zh) 基于面板的引线框封装方法和装置
US8378479B2 (en) Semiconductor device and method for fabricating semiconductor device
TWI221663B (en) Semiconductor device
JP2019040975A (ja) 半導体装置およびその製造方法
JP2012069886A (ja) 半導体素子搭載用リードフレームおよびその製造方法
US9293436B2 (en) Bonding wire to bonding pad
US10381318B2 (en) Method of manufacturing semiconductor device
TWI359214B (en) Electroplating method
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
US9847316B2 (en) Production of optoelectronic components
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP4137981B2 (ja) 半導体装置の製造方法
JP2012164936A (ja) 半導体装置の製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP5943386B2 (ja) リードフレーム及びその製造方法
KR101046379B1 (ko) 반도체 패키지 및 그의 제조 방법
JPH10289973A (ja) リードフレームの表面処理方法