CN1431683A - 芯片及其制造方法 - Google Patents

芯片及其制造方法 Download PDF

Info

Publication number
CN1431683A
CN1431683A CN 02101627 CN02101627A CN1431683A CN 1431683 A CN1431683 A CN 1431683A CN 02101627 CN02101627 CN 02101627 CN 02101627 A CN02101627 A CN 02101627A CN 1431683 A CN1431683 A CN 1431683A
Authority
CN
China
Prior art keywords
chip
connection pad
salpeter solution
volume
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 02101627
Other languages
English (en)
Inventor
张芳菊
余文宾
王锡钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 02101627 priority Critical patent/CN1431683A/zh
Publication of CN1431683A publication Critical patent/CN1431683A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种芯片及其制造方法,首先,提供一基体,而基体上具有数个半导体元件及数个与这些半导体元件电性连接的接垫,且这些半导体元件及这些接垫上是覆盖一保护层。接着,蚀刻保护层的部分区域以裸露出这些接垫,然后,浸泡这些接垫于一硝酸溶液中并冲洗这些接垫,以洁净这些接垫。其用以硝酸溶液清洗芯片的设计,可解决芯片上的接垫的缺陷,提高芯片的合格率,避免产生芯片因接垫的严重缺陷而报废的现象,减少生产成本。

Description

芯片及其制造方法
技术领域
本发明涉及一种芯片及其制造方法,且特别是涉及一种芯片及其包含以硝酸溶液清洗芯片的制造方法。
背景技术
在科技日新月异的现代社会中,各式各样标榜着高科技电子产品相继地融入现代人的生活中,使得现代人借由电子产品来达到便利生活的目的,所以,电子产品已成为现代人生活中不可缺少的部分。其中,各种电子产品均配置有不同的相对应的集成电路(Integrated Circuit,IC),而IC是用以将晶体管、二极管、电阻器及电容器等电路元件聚集于晶片(Die)上,形成完整的逻辑电路,以达到控制、计算或记忆等功能,让电子产品得以发挥其功用并加以处理现代人的各种事务,相当方便。
在集成电路的形成过程中,为了避免集成电路受外来杂质及机械性的伤害,我们通常在集成电路上方加盖一层保护层(Passivation Layer)。氮化硅(Si3N4)与硼硅玻璃(PSG),是两种非常普遍被使用的保护层材料,比较常见的护层厚度约在1μm到2μm之间。之后,利用另一光罩,把作为接垫(Bonding Pad)之用的的金属区域,以湿式或干式蚀刻法加以挖开,以形成含铝接垫或含铜接垫。
此外,在封装过程中,首先将晶片配置于导线架(Lead frame)或基体(substrate)上并接续进行焊线,使得晶片借由数个金属线与导线架或基体电性连接。接着,形成塑料胶体或陶瓷外壳于导线架或基体上以包覆住晶片及金属线,而塑料胶体或陶瓷外壳并作为绝缘之用。因此,晶片便经此封装过程而形成集成电路。
需要注意的是,在半导体制造过程中,由于微影及蚀刻条件的不同及芯片的储存环境的改变,导致芯片的接垫上时常产生缺陷(Defect),导致接垫的表面无法焊接上金属线,因此便要报废此块芯片,影响到芯片的合格率。至于接垫如何产生缺陷的原因将说明如下:
1.当半导体制造过程中以四氟化碳(CF4)来进行芯片的蚀刻时,四氟化碳会与接垫的表面反应,例如与含铝接垫接触反应时,使得含铝接垫的表面变质为不易去除的三氟化铝(AlF3),形成接垫的缺陷。
2.在芯片进行微影及蚀刻的过程中,所添加于制造过程中的光阻剂或有机溶剂倘若无法去除完全或品质不良时,也会残留于接垫的表面上,形成接垫的缺陷。
3.在芯片的储存环境中,其他化学物质也会与接垫的表面反应,导致接垫的表面变质或稍微腐蚀,形成接垫的缺陷。
由上述可知,这些接垫的缺陷均会使得芯片产生不良的状况,甚至,更严重地导致业者要将整块不良的芯片报废,亏损不少成本。因此,如何解决接垫的缺陷将是一个刻不容缓的课题。
发明内容
有鉴于此,本发明的目的就是在于提供一种芯片及其制造方法,其以硝酸溶液来清洗芯片的设计,可解决芯片上的接垫的缺陷,提高芯片的合格率,避免产生芯片因接垫的严重缺陷而报废的现象,减少生产成本。
根据本发明的目的,提出一种芯片的制造方法。首先,提供一基体,而基体上具有数个半导体元件及数个与这些半导体元件电性连接的接垫,且这些半导体元件及这些接垫上覆盖一保护层。接着,蚀刻保护层的部分区域以裸露出这些接垫,然后,浸泡这些接垫于一硝酸溶液中并冲洗这些接垫,以洁净这些接垫,并解决这些接垫上的缺陷问题。其中,硝酸溶液是由去离子水及硝酸所组成,而硝酸溶液的浓度约为0.01体积%~30体积%,且硝酸溶液的浓度较佳约为1体积%~10体积%。
根据本发明的目的,提出一种芯片,包括一基体及一保护层,而基体是具有数个半导体元件及数个与这些半导体元件电性连接的接垫,保护层是覆盖于这些半导体元件上并暴露出这些接垫。其中,这些接垫受到一硝酸溶液的清洗,以解决这些接垫上的缺陷问题,而硝酸溶液的浓度约为0.01体积%~30体积%,且硝酸溶液的浓度较佳约为1体积%~10体积%。
根据本发明的目的,提出一种硝酸溶液的新用途,其用于去除芯片上接垫形成后的缺陷,硝酸溶液至少包括去离子水与硝酸。其中,硝酸溶液的浓度约为0.01体积%~30体积%,且硝酸溶液的浓度较佳约为1体积%~10体积%。
下面结合实施例及其附图,对本发明的上述目的、特征、和优点作进一步详细说明。
附图说明
图1A~图1C为依照本发明的较佳实施例的芯片的制造流程的剖面图;
图2为依照本发明的较佳实施例的芯片的制造方法的流程图;
图3为有缺陷的芯片的扫描式电子显微镜成分分析(SEM-EDS)图;
图4为依照本发明的较佳实施例制造的芯片的扫描式电子显微镜成分分析(SEM-EDS)图。
具体实施方式
本发明特别设计一芯片(wafer)及其制造方法,其中,本发明的芯片具有数个接垫(Contact Pads),例如是含铝接垫及含铜接垫,且本发明的制造方法中是包含以硝酸溶液(Nitric Acid solution)来清洗芯片及接垫,进而解决接垫的缺陷,提高芯片的合格率。
请参照图1A~图1C,其绘示了依照本发明的较佳实施例的芯片的制造流程的剖面图,并请同时对照图2,其绘示了依照本发明的较佳实施例的芯片的制造方法的流程图。首先,在图1A中,即图2的步骤202中,提供一基体(Substrate)102,接着,进入步骤204中,形成数个半导体元件(Semiconductor Devices)104、介电层106、数个插塞108及数个接垫110于基体102上,如图1B所示。其中,接垫110是借由插塞108与半导体元件104电性连接,当然,本发明是通过一般半导体制造过程中的微影及蚀刻的过程而达到图1B的效果。然后,进入步骤206中,形成一保护层(Passivation Layer)112于介电层106及接垫110上,并借由蚀刻保护层112的对应于接垫110的部分区域的方式,以裸露出接垫110于外界,图1C所示,利于后续的打线动作。当然,由于接垫110的表面具有变质部分及沉积残物,容易形成接垫110的缺陷,例如残留于接垫110上的光阻剂、四氟化碳(CF4)与接垫110反应所产生的三氟化铝(AlF3)及储存环境对于接垫造成的缺陷等。
为了减少上述的缺陷产生,本发明的芯片制造方法中包含一芯片清洗步骤,即图2的步骤208及210,用以有效地解决接垫110上的缺陷问题。首先,在步骤208中,以硝酸溶液清洗芯片100,即浸泡(Soaking)基体102于一硝酸溶液中。其中,硝酸溶液可以轻微地蚀刻接垫110的表面,并去除接垫110的表面的变质部分及沉积物。接着,以一去离子水(Distilledwater,DIW)清洗芯片100,即冲洗(Rinsing)基体102,以清洗接垫110,使得去离子水可以去除残留于芯片上的硝酸溶液。
所以,本发明利用硝酸溶液的化学特性,一方面可解决接垫的缺陷,使得处理过后的接垫可以焊上金属线并进行封装(Package)。因此,本发明在半导体制造过程中加入硝酸溶液,使得硝酸溶液可清洗芯片并轻微地蚀刻这些接垫表面的变质部分及沉积残物,解决接垫的缺陷问题,而提高芯片的产率,减少芯片报废的机率,且节省生产成本。
本发明的硝酸溶液是由去离子水与硝酸依不同体积百分比混合而成,用以有效抢救芯片上的接垫的缺陷。由本发明实验结果发现:用以浸泡具有接垫的芯片的硝酸溶液,其浓度范围约在0.01体积%~30体积%之间,较佳的约在1体积%~10体积%之间,可有效去除芯片上的接垫的缺陷,并且可通过芯片的品质检测。
需要注意的是,本发明于芯片完成清洗后并接续进行下列的测试,以证实本发明是否有改善接垫的缺陷。其描述如下:
1.芯片电性测试(Wafer Sort):在分割芯片为数个晶片前先进行芯片上的晶片的电性测试,以确定晶片的良劣状况。由于本发明让晶片损坏的比例降低,所以,本发明确实能够解决接垫的缺陷。
2.芯片焊线程度测试(Bonding Test):进行晶片的焊金属线动作,以确定晶片上的接垫是否焊得住金属线。由于本发明让无法焊接金属线的晶片的比例降低,所以,本发明确实能够解决接垫的缺陷。
3.最终封装测试(Final Test):将晶片封装成集成电路(Integratedcircuit,IC),并对IC作电性测试,以确定IC中的晶片的好坏。由于本发明让具有无法正常运作的晶片的IC的比例降低,所以,本发明确实能够解决接垫的缺陷。
除以上三种测试之外,借由本发明的清洗方法完成的晶片,均通过超声波断层扫瞄及最终电性测试(SAT&F/T),封装可靠度测试(Packagereliability test)与产品可靠度测试(Product reliability test)。
因此,在本发明的清洗方法中,其硝酸溶液的设讨,确实解决芯片上的接垫的缺陷,提高芯片的合格率,避免产生芯片因接垫的严重缺陷而报废的现象,减少生产成本。另外,硝酸溶液是易与去离子水互溶,本发明使用去离子水完全清洗硝酸溶液,避免硝酸溶液造成芯片的二次污染。
当然,熟悉本技术的人员均可明了本发明的技术并不局限于此,例如本发明可提出另一种芯片清洗方法,首先以一硝酸溶液清洗一芯片,接着,以一离子水清洗芯片,也可达到解决芯片的缺陷。
图3为有缺陷的芯片的扫描式电子显微镜成分分析(SEM~EDS)图。图4为依照本发明的较佳实施例制造的芯片的扫描式电子显微镜成分分析(SEM~EDS)图。显示接垫缺陷在经过本发明的方法处理之后,氟的含量明显减少。
因此,本发明上述实施例所公开的芯片及其制造方法,其以硝酸溶液来清洗芯片的设计,可解决芯片上的接垫的缺陷,提高芯片的合格率,避免产生芯片因接垫的严重缺陷而报废的现象,减少生产成本。
综上所述,虽然本发明已以一较佳实施例公开如上,但其并非用以限定本发明,任何熟悉本技术的人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当由权利要求所确定的范围为淮。

Claims (10)

1、一种芯片的制造方法,其特征在于,包括:
提供一基体,而该基体上具有复数个半导体元件以及复数个与这些半导体元件电性连接的接垫,且这些半导体元件以及这些接垫上覆盖一保护层;
蚀刻该保护层的部分区域以裸露出这些接垫;以及
浸泡这些接垫于一硝酸溶液中并冲洗这些接垫,以洁净这些接垫。
2、如权利要求1所述的制造方法,其特征在于所述的硝酸溶液由去离子水及硝酸所组成。
3、如权利要求1所述的制造方法,其特征在于所述的冲洗这些接垫的步骤是以去离子水进行。
4、如权利要求1所述的制造方法,其特征在于所述的硝酸溶液的浓度为0.01体积%~30体积%。
5、如权利要求1所述的制造方法,其特征在于所述的硝酸溶液的浓度为1体积%~10体积%。
6、如权利要求1所述的制造方法,其特征在于所述的接垫为含铝接垫与含铜接垫之一。
7、一种由权利要求1至6所述的方法中的任意之一制成的芯片,其特征在于包括:
一基体,具有复数个半导体元件以及复数个与这些半导体元件电性连接的接垫;
一保护层,覆盖于这些半导体元件上并暴露出这些接垫。
8、一种专门用于去除芯片上接垫形成后的缺陷的硝酸溶液,其特征在于,该硝酸溶液至少包括去离子水与硝酸。
9、如权利要求8所述的硝酸溶液,其特征在于该硝酸溶液的浓度为0.01体积%~30体积%。
10、如权利要求8所述的硝酸溶液,其特征在于该硝酸溶液的浓度为1体积%~10体积%。
CN 02101627 2002-01-11 2002-01-11 芯片及其制造方法 Pending CN1431683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02101627 CN1431683A (zh) 2002-01-11 2002-01-11 芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02101627 CN1431683A (zh) 2002-01-11 2002-01-11 芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN1431683A true CN1431683A (zh) 2003-07-23

Family

ID=4739583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02101627 Pending CN1431683A (zh) 2002-01-11 2002-01-11 芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN1431683A (zh)

Similar Documents

Publication Publication Date Title
KR101537054B1 (ko) 웨이퍼 다이싱 동안 부식을 억제하고 표면으로부터 오염물질을 제거하는 방법, 및 이의 유용한 조성물
CN1444259A (zh) 半导体器件的制造方法
DE60214159T2 (de) Methode zur entfernung von oxiden auf kupferanschlussflächen
CN102039281B (zh) 用于对晶片焊盘表面进行清洗的方法
CN1203531C (zh) 晶圆的清洗液成分及其清洗方法
Sethu Reducing non-stick on pad for wire bond: A review
JP4057803B2 (ja) 半導体装置の製造方法
CN102044407B (zh) 芯片的清洗方法
JPH0263295B2 (zh)
KR100607408B1 (ko) 반도체 기판의 신뢰성 평가방법
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
US20050266669A1 (en) Method and apparatus to eliminate galvanic corrosion on copper doped aluminum bond pads on integrated circuits
CN1431683A (zh) 芯片及其制造方法
CN102024752B (zh) 一种改进芯片切割的方法
Bemstein et al. Effect of the plasma cleaning process on plastic ball grid array package assembly reliability
CN100352018C (zh) 防止钨插塞腐蚀的方法
CN104752233A (zh) 一种焊垫制备方法
CN1211838C (zh) 制作焊垫的方法
US5990543A (en) Reframed chip-on-tape die
CN112435961A (zh) 晶圆失效分析中的样品处理方法
CN103182384B (zh) 一种对焊盘表面进行清洗的方法
JPH05152268A (ja) レジスト残渣物の除去方法
Son et al. Surface analysis of aluminum bonding pads in flash memory multichip packaging
Steiner et al. Dendrite Formation in Power Electronics Packages during HV-H3TRB Testing due to Flux Residue
US20030119295A1 (en) Wafer and method of fabricating the same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication