JPS6225314B2

JPS6225314B2 -

Info

Publication number: JPS6225314B2
Application number: JP54145420A
Authority: JP
Inventors: Hiroshi Ochi; Takashi Saito
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1979-11-12
Filing date: 1979-11-12
Publication date: 1987-06-02
Also published as: JPS5669186A

Description

【発明の詳細な説明】この発明は、小形で高速記録が可能な感熱記録
の走査回路に用いる熱記録ヘツドに関するもので
ある。

第１図は従来の感熱記録における熱記録ヘツド
とその画信号分配回路を示す図である。この図
で、１は熱記録ヘツド、１ａは発熱抵抗体、１ｂ
はダイオード、２はＭビツトのシフトレジスタ、
３はラツチ回路、４はアンド回路、５は通電時間
設定回路、６は１／Ｍ分周器、７はＮビツトのシ
フトレジスタ、８はＸ側駆動回路、９はＹ側駆動
回路であり、CLKはクロツク信号、PIXは画信
号、PHSは同期信号である。

通常、発熱抵抗体１ａは第１図に示すように、
Ｍ個を１ブロツクとするＮブロツクのマトリツク
ス構成となつており、Ｘ側よりＭビツトの画信号
を一括印加するとともにＹ側よりブロツクの位置
選択を行う。これは熱記録ヘツド１と外部回路の
接続端子を少なくするためである。

第２図は第１図の熱記録ヘツド１の具体的な構
成例であり、１０は高抵抗基板、１１はマトリツ
クス配線部、１２は第１図のダイオード１ｂをＭ
個集積したダイオードチツプ、１３はＸ側入力端
子群、１４はＹ側入力端子群である。

第２図に示すように、熱記録ヘツド１はフイル
ムキヤリア等による多層のマトリツクス配線部１
１の配線処理と、多数のダイオードチツプ１２の
ボンデイングを必要とする。これらは共に手数の
かかる工程であり、熱記録ヘツド１の価格を高く
する要因の一つである。これを第３図によつてさ
らに説明する。

第３図はボンデイングされたダイオードチツプ
１２を示しており、１５はボンデイングされたＸ
側端子、１６はボンデイングされたＹ側端子、１
７はＸ側リード、１８はＹ側リードである。

ダイオード１ｂは発熱抵抗体１ａと１対１に接
続する必要があり、例えば発熱抵抗体１ａの配列
密度を８個／mmとし１ブロツクを３２個とすれ
ば、Ｘ側端子１５とＸ側リード１７の接続は１チ
ツプ当り８点／mmの密度で32個所接続する必要が
ある。このようにダイオードチツプ１２の実装に
かなりの手間がかかるにもかかわらず、そのダイ
オードチツプ１２の内部回路は第３図に示したよ
うにＭ個のダイオード１ｂが集積されているだけ
であり、熱記録ヘツド１を駆動するにはさらに第
１図に示したような画信号分配回路を必要とす
る。また、この種の熱記録ヘツド１は、一つのブ
ロツクずつ順次記録しなければならない。すなわ
ち、複数のブロツクを一括して記録することがで
きないため記録速度が上げられない欠点があつ
た。

この発明はこれらの欠点を除去するためになさ
れたもので、ダイオードチツプに相当する集積回
路中に駆動回路と画信号分配回路を内蔵させてマ
トリツクス配線をなくしたものである。以下図面
についてこの発明を詳細に説明する。

第４図はこの発明の基本的な実施例を示す熱記
録ヘツド１００の構成図であつて、１９は画信号
分配回路を含む駆動用の集積回路チツプ、２０は
画信号入力端子、２１はクロツク信号入力端子、
２２はスタート信号入力端子、２３はチツプ選択
同期信号入力端子、２４は通電パルス信号入力端
子、２５は前記集積回路チツプ１９の電源供給端
子、２６はアース端子、２７は記録電圧の供給端
子、２８はコネクタであり、６０はリセツト信号
入力端子である。

集積回路チツプ１９はＮチツプであり、画信号
に応じて１チツプ当りＭ個の発熱抵抗体１ａの選
択を行い、所定の時間だけ発熱抵抗体１ａに通電
する。第４図より明らかなように、この熱記録ヘ
ツド１００では第２図のようなマトリツクス配線
部１１がなく、外部回路も第１図に比べて非常に
簡単なものですむ、また、集積回路チツプ１９の
内部回路が多少複雑になつても集積回路チツプ１
９の実装法はダイオード１ｂ（第３図）の場合と
ほぼ同じであり、画信号分配回路を内蔵する分だ
け記録部小形化の点で有利である。なお、各端子
２０〜２７は一例であり、集積回路チツプ１９の
内部回路に応じて設定される。

次に、集積回路チツプ１９の内部回路について
具体的に説明する。第５図は第４図で用いられる
集積回路チツプ１９の内部回路を示す図で、２９
はＭビツトのシフトレジスタ、３０はアンド回
路、３１はリセツト信号の入力端子、３２はＤフ
リツプフロツプであり、３３は前記シフトレジス
タ２９の出力を制御するゲート回路（アンド回
路）、３４は駆動回路である。また、３５〜４３
は各種制御信号の入、出力端子で、３５は画信号
PIXの入力端子、３６はクロツク信号CLKの入力
端子、３７はチツプ選択同期信号入力端子、３８
は次段の集積回路チツプに供給するチツプ選択信
号SELの出力端子、３９はクロツク信号CLKを
１／Ｍ分周したチツプシフト信号の入力端子、４
０は通電時間のタイミングとパルス幅を設定する
通電パルス信号Ｔの入力端子である。また、４１
は前記論理回路２９，３０，３２，３３用電源電
圧Vccの入力端子、４２はアース端子、４３は前
記駆動回路３４の出力端子である。これらの端子
３５〜４３のうち、チツプ選択同期信号入力端子
３７、チツプ選択信号SELの出力端子３８以外は
チツプ間で共通接続される。そして、順次前段の
集積回路チツプ１９の出力端子３８が次段の集積
回路チツプ１９のチツプ選択同期信号入力端子３
７に接続される。

次に動作について説明する。画信号PIXはチツ
プ選択信号CELがハイレベル（以下“Ｈ”と略
す）になつた時、シフトレジスタ２９に読み込ま
れ、Ｍビツトの画信号PIXの転送が終了するとク
ロツク信号CLKの供給は停止し、シフトレジス
タ２９に蓄積した画信号Ｍビツトをホールドす
る。この時Ｄフリツプフロツプ３２はチツプシフ
ト信号に同期してチツプ選択信号SELを次段の集
積回路チツプに供給し、画信号PIXを次段のシフ
トレジスタ２９に入力させる。ゲート回路３３に
は通電パルス信号Ｔが供給され、シフトレジスタ
２９に蓄積された画信号PIXを駆動回路３４に所
定の時間（通電パルス信号Ｔのパルス幅）だけ供
給し、駆動回路３４をオン（黒信号の時）させた
後、リセツト信号の入力端子３１からのリセツト
信号によりシフトレジスタ２９の内容を消去す
る。このように画信号PIXに応じてＭ個の駆動回
路３４を選択的にオンさせることにより、対応す
るＭ個の発熱抵抗体を通電発熱させることができ
る。また、集積回路チツプ１９の選択は、チツプ
選択信号SELを集積回路チツプ１９間で順次転送
することにより実現するので、多数のチツプ選択
端子を熱記録ヘツド１００上に設置する必要がな
い。

第６図は第５図に示した集積回路チツプ１９の
他の実装例を示す図である。ただしこの場合、各
集積回路チツプ１９ａ，１９ｂ，１９ｃ，……，
１９ｎのボンデイングのための各端子３５〜４３
は第７図のように配置されている。また、第６図
において、接続用リード５０は図示のように各集
積回路チツプ１９ａ〜１９ｎとの接続部５１にお
いてピツチが同じになるようにしてカギ形にプリ
ント配線されている。また、スタート信号入力端
子２２より入力されるスタート信号は、初段の集
積回路チツプ１９ａのチツプ選択同期信号入力端
子３７（第７図）に接続され、各集積回路チツプ
１９ａ〜１９ｎの出力端子３８は次段の集積回路
チツプのチツプ選択同期信号入力端子３７に接続
される。

第６図で各集積回路チツプ１９ａ〜１９ｎと重
ねて破線で示しているのは、各リードの集積回路
チツプの下になる部分の配線状態を示している。

次に、この熱記録ヘツド１００を用い、（Ｍ×
Ｌ）画素を一括して通電記録する場合について第
５図，第６図により具体的に説明する。

まず、リセツト信号入力端子６０にリセツト信
号を入力し、各集積回路チツプ１９ａ〜１９ｎの
シフトレジスタ２９の内容をリセツトした後、時
系列画信号を画信号入力端子２０に、高速のクロ
ツク信号CLKをクロツク信号入力端子２１に入
力する。画信号PIXの入力と同時にスタート信号
がスタート信号入力端子２２に入力されるため、
初段の集積回路チツプ１９ａのアンド回路３０の
出力側にのみクロツク信号CLKが与えられ、画
信号PIXは、まず、初段の集積回路チツプ１９ａ
に入力される。チツプシフト信号の入力端子３９
にはクロツク信号CLKをＭ分周した信号が入力
されるため、Ｍビツトの画信号PIXが集積回路チ
ツプ１９ａのシフトレジスタ２９に入力された
後、Ｄフリツプフロツプ３２の動作により次段の
集積回路チツプ１９ｂが選択され画信号PIXが入
力される。以下同様にしてｌ番目の集積回路チツ
プ１９ｌのシフトレジスタ２９が画信号PIXで満
たされると、クロツクは停止し画信号PIXの転送
は中断される。これは、クロツク数をカウント
し、Ｍ×ｌビツトのクロツクを計数したとき、一
時停止することとすればよい。クロツク停止後、
通電パルス信号入力端子２４に所定の通電時間に
相当するパルス幅の通電パルス信号Ｔを入力する
ことにより、集積回路チツプ１９ａ〜１９ｌに接
続されている発熱抵抗体が画信号PIXに応じて加
熱され記録が行われる。

続いて、リセツト信号入力端子６０にリセツト
信号を入力し、各集積回路チツプ１９ａ〜１９ｌ
のシフトレジスタ２９の内容をリセツトした後、
再び画信号PIXならびに高速のクロツク信号CLK
を入力する。このときは（ｌ＋１）番目の集積回
路チツプ１９（ｌ＋１）が選択され画信号PIXが
入力される。（ｌ＋１）番目から2l番目までのｌ
個の集積回路チツプが画信号PIXによつて満たさ
れると、再びクロツクは停止し、発熱抵抗体１ａ
に通電して記録が行われる。以下順次、同様にし
て一走査線分の記録が終了する。

第８図はこの発明の集積回路チツプの他の回路
構成を示すもので、第５図の集積回路チツプ１９
と同様に第６図のような熱記録ヘツド１００のパ
ターン構成をとることができる。この場合は、ゲ
ート回路７０においてＤフリツプフロツプ３２の
出力と通電パルス信号Ｔのアンドがとられている
ため、ｎ番目の集積回路チツプに画信号PIXが入
力されているときに（ｎ−１）番目の集積回路チ
ツプ１９に蓄積されている画信号PIXにより記録
が行われる。

なお、以上の説明では、一定数の集積回路チツ
プごとに記録を行つたが、画信号PIXの蓄積、記
録は必ずしも一定チツプ数ごとに行う必要はな
く、不規則に蓄積、記録してもよい。例えば、記
録電圧用の電源回路を小さくする目的で一度に通
電記録する画素数がＫ（Ｋ≧Ｍ）ビツトを越えな
い範囲で、できるだけ大きくとるためには、第５
図の集積回路チツプ１９、第６図の熱記録ヘツド
１００とともに第９図のような走査回路が使用さ
れる。この走査回路はLSI化して熱記録ヘツド１
００に取り付けてもよいが、ここでは第９図のよ
うに別回路として説明する。

第９図において７１はラインメモリ、７２はク
ロツク発振器、７３は分周回路、７４Ａ，７４Ｂ
はカウンタ、７５Ａ，７５Ｂはシフトレジスタ、
７６Ａ，７６Ｂはクロツク動作の制御回路である
SRフリツプフロツプおよびＤフリツプフロツ
プ、７７はSRフリツプフロツプである。７８〜
８３はいずれも出力端子であり、７８はクロツク
信号用、７９はチツプシフト信号用、８０は画信
号用、８１は通電パルス信号用、８２はリセツト
信号用、８３は同期信号（初段チツプの選択信
号）用であつて、それぞれ第６図の熱記録ヘツド
１００の各入力端子２１，２３，２０，２４，６
０，２２に接続される。

ラインメモリ７１の画信号PIXは、クロツク発
振器７２より出力されるクロツクにより順次読み
出され、まず、シフトレジスタ７５Ａに蓄積され
る。この間カウンタ７４Ａおよび７４Ｂにより画
信号PIX中の黒画素数がカウントされる。カウン
タ７４ＢはＭクロツク（集積回路チツプ１個あた
りの記録ビツト数に対応）ごとにリセツトされ
る。なお、各走査線の最初のＭビツトがシフトレ
ジスタ７５Ａに蓄積されるまでＭビツト遅延回路
９１の働きにより出力端子７８から熱記録ヘツド
１００へのクロツク出力は停止される。これは、
出力端子８０からの画信号PIXが出力されるのと
同期してクロツクをスタートさせるためである。
シフトレジスタ７５Ａが画信号PIXで満たされる
と、スイツチ８４，８５はａ側からｂ側に切り換
えられ、ラインメモリ７１からの出力はシフトレ
ジスタ７５Ｂに蓄えられ、その間、シフトレジス
タ７５Ａに蓄えられている画信号PIXが出力端子
８０から熱記録ヘツド１００へ転送される。以
後、Ｍビツトごとにスイツチ８４，８５は切り換
えられ、シフトレジスタ７５Ａ，７５Ｂはそれぞ
れ交互に書き込み、読み出し用として使用され
る。

この間カウンタ７４Ａは画信号PIX中の黒画素
をカウントしているが、黒画素数Ｋビツトをカウ
ントしたとき、SRフリツプフリツプ７６Ａがセ
ツトされるとともにＤフリツプフロツプ７６Ｂに
“Ｈ”信号が入力する。続いてＤフリツプフロツ
プ７６ＢにＭ分周されたクロツク信号CLKが入
力すると、出力は“Ｈ”になる。この結果、次に
スイツチ８４，８５が切り換えられるタイミング
でＤフリツプフロツプ７６Ｂからゲートオフ信号
が出力され、SRフリツプフロツプ７７の出力が
ローレベル（“Ｌ”）となり、ゲート回路８６によ
りクロツクの動作は停止される。すなわち、カウ
ンタ７４Ａが黒画素Ｍビツトをカウントした時点
で読み出し中であつた側のシフトレジスタの内容
を熱記録ヘツド１００に転送し終つた時点でクロ
ツクは停止する。続いてプリセツト付カウンタ等
で構成される通電パルス発生器８７よりのパルス
信号が出力端子８１より熱記録ヘツド１００に接
続される出力端子８１に印加され、記録が行われ
る。ここで、スイツチ８８，８９，９０はｃ側か
らｄ側に切り換えられ、カウンタ７４Ａと７４Ｂ
の役割は入れ換わるとともに、ゲート発生用の
SRフリツプフロツプ７７の出力が“Ｈ”にな
り、再びクロツクが動作しラインメモリ７１から
の画信号PIXを読み出し、画信号PIXの熱記録ヘ
ツド１００への転送が再開される。

次に、カウンタ７４Ｂが黒画素数Ｋビツトをカ
ウントしたとき、それに続くスイツチ８４，８５
の切り換え時に再びクロツクの動作は停止して記
録が行われ、以下同様に繰り返えされ一走査線分
の記録が終了する。ラインメモリ７１は読み出し
終了後、ゲート回路９２の働きによりクロツクの
入力が停止される。一走査線の記録が終了する
と、次のスタート信号により再び次の走査線の読
み出し記録が始まる。

このように、画信号PIX中の黒画素数に応じて
一括記録する画素数を変えることにより、有限な
電源容量を有効に利用することができ、電源の小
形化あるいは記録の高速化が可能になる。さら
に、第６図に示したように熱記録ヘツド１００上
のリード配線が多層配線によらず構成することが
容易になり、熱記録ヘツド１００のコストを安く
することができる。

以上説明したようにこの発明の熱記録ヘツド
は、各集積回路チツプに、共通に画信号を入力す
る手段と、画信号を蓄積すべき集積回路チツプを
選択信号の印加により選択する手段と、さらに、
前記選択信号を各チツプへのメモリ終了ごとに順
次転送するための手段とを設けたので、駆動回路
と画信号分配回路を集積化してオンボード化した
ために、外部回路との接続端子数が少なくなると
ともに多層化配線を行うことが必要でなく製造コ
ストを安くできる。さらに、任意の個数の集積回
路チツプに一括して通電し記録することが可能な
ため高速化が容易であり、さらには電源の小形化
にも寄与できる。従つてこの発明の熱記録ヘツド
をフアクシミリやプリンタなどの記録装置に適用
すれば高速でしかも小形で経済的な装置が実現で
きる利点を有する。

【図面の簡単な説明】

第１図は従来の感熱記録の駆動法のブロツク
図、第２図は従来の熱記録ヘツドの構成図、第３
図は第２図中のダイオードチツプの内部回路図、
第４図および第６図はこの発明の熱記録ヘツドの
構成図、第５図および第８図は集積回路チツプの
内部回路例を示す図、第７図は第６図に示す集積
回路チツプの端子位置を示す図、第９図は白スキ
ツプ回路の一例を示す回路図である。図中、１ａは発熱抵抗体、１０は高抵抗基板、
１９は集積回路チツプ、２０は画信号入力端子、
２１はクロツク信号入力端子、２２はスタート信
号入力端子、２３はチツプ選択同期信号入力端
子、２４は通電パルス信号入力端子、２５は電源
供給端子、２６はアース端子、２７は記録電圧の
供給端子、２８はコネクタ、２９はシフトレジス
タ、３０はアンド回路、３１はリセツト信号の入
力端子、３２はＤフリツプフロツプ、３３はゲー
ト回路、３４は駆動回路、３５は画信号の入力端
子、３６はクロツク信号の入力端子、３７はチツ
プ選択同期信号入力端子、３８はチツプ選択信号
の出力端子、３９はチツプシフト信号の入力端
子、４０は通電パルス信号の入力端子、４１は電
源電圧の入力端子、４２はアース端子、４３は出
力端子、６０はリセツト信号入力端子、１００は
熱記録ヘツドである。

Claims

【特許請求の範囲】

１発熱抵抗体への通電を制御するスイツチング
素子を複数個含みそれらのスイツチング素子に印
加する画信号を一時記憶する手段を有する集積回
路チツプを熱記録ヘツド上に複数個配列して駆動
する感熱記憶装置において、前記集積回路チツプ
のそれぞれに共通に画信号を入力する手段と、前
記画信号を蓄積すべき集積回路チツプを選択信号
の印加により選択する手段を有し、さらに前記選
択信号を前記各集積回路チツプ間で順次転送する
ための手段を前記各集積回路チツプに内蔵したこ
とを特徴とする熱記録ヘツド。