JPS62252272A - 拡大縮小回路を着脱可能とした画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、読取画像を拡大縮小する回路の着脱如何によ
り信号処理を変更できるようにした画像処理装置に関す
る。

〔発明の背景〕

従来から、読取画像を記録装置で記録する場合に、そこ
に拡大縮小回路を設ける場合には、その拡大縮小回路を
含んだ回路として専用の回路を設ける必要があり、拡大
縮小回路を具備しない画像処理装置と、具備する画像処
理装置とに共通性がなかった。

〔発明の目的〕

本発明の目的は、共通性を持たせて、拡大縮小回路の着
脱を簡単に行なうことができるようにし画像読取装置を
提供することである。

〔発明の構成〕

このために本発明は、光電変換素子を用いて得た原稿画
像情報に所定の倍率で拡大縮小処理を施す拡大縮小回路
を着脱可能とすると共に、該拡大縮小回路の着脱如何に
よりデータの流れ及び後段の回路へのクロックを切り換
える切換手段を具備するようにした。

〔実施例〕

以下、本発明の詳細な説明する。

（ｌ）０画像処理装置の基本構成 第１図にその画像処理装置のプロ、ツタ図を示す。

■は指定倍率に応じた拡大縮小処理を原稿情報に施して
出力する画像読取装置、２はその画像読取部１で得た２
値データにより記録を行なうレーザプリンタ、ＬＥＤプ
リンタ等の記録装置である。

画像読取装置１内には、原稿読取部３、着脱自在の拡大
縮小回路４、原稿読取部３からの各種信号酸いは拡大縮
小回路４からの各種信号のいずれかを選択する選択回路
５、並びに選択された信号内の画像データの記録のため
の２値化データにするための２値化回路６とが内蔵され
ている。

原稿読取部３は原稿をＣＣＤで等の光電変換素子を用い
て読み取って電気信号に変換し、Ａ／Ｄ変換しシェーデ
ィング補正等を施した後に、オリジナル画像データとし
て出力する。拡大縮小回路４は原稿読取部３からのオリ
ジナル画像データに対してタイミング信号に同期して外
部から設定された倍率に応じた拡大縮小の処理を行なう
。そして、この拡大成いは縮小された変換画像データは
、後段の記録装置２に合わせて２値データに変換される
。

（２）、原稿読取部 第２図にその構成を示す。原稿はＣＣＤ３００で読み取
られ、アンプ３０１で所定のレベルまで増幅されてから
Ａ／Ｄ変換器３０２に入力される。このＡ／Ｄ変換器３
０２では、基準電源３０３の電圧を基準にして人力アナ
ログ信号がディジタル信号に変換される。

この例では、６ビツトで０から６３レベルに変換される
。３０４はＣＣＤ３００で読み取った画像信号の光学的
な照度ムラを補正するためのシェーディング補正回路で
あり、Ａ／Ｄ変換器３０２で６ビツトのディジタル信号
に変換された画像信号を補正する。以後、このシェーデ
ィング補正された画像データをオリジナル画像データＤ
ａと呼ぶ。このオリジナル画像データＤａは拡大縮小回
路４に送られる。そして、以上の処理タイミングは同期
制御回路３０５からの信号により行なわれる。この同期
制御回路３０５は水晶発振器３０６からの信号を基準に
して動作する。

第３図はこの同期制御回路３０５で発生するタイミング
信号を示すタイミングチャートである。ＣＬＸ　１は画
像転送りロックであり、＾／Ｄ変換器３ｏ２、シェーデ
ィング補正回路３ｏ４、その他のクロックとなる。また
、このクロックＣＬＫＩをカウントして水平同期信号Ｈ
−ＳＹＮＣが発生する。この信号Ｈ−３ＹＮＣはＣＣＤ
　ｍ出開始シフトパルスＳＨでもある。φ１、φ２は画
像転送りロックＣＬＫＩのＡ倍の周期の位相の異なる信
号であり、それぞれＣＯＤの奇数部、偶数部のアナログ
シフトレジスタをシフトするためのクロックである。Ｃ
ＣＤ３００からの読取画像データ信号ＶＩＤＥＯはシフ
トパルスＳＨの出力から１番目の画像データが読み出さ
れ順次２番目、３番目・・・と５０００ビット読み出さ
れるが、１番目から４番目まではＣＣＤのダミー画素で
あり、５番目から４７５６番目の区間だけ主走査有効信
号Ｈ−ＶＡＬＩＤがアクティブとなり、取り出される。

信号Ｒ３はＣＣＤ３００のシフトレジスタを各シフト毎
にリセットするパルスで、画像データの後縁で発生する
。ＭＷＥはシェーディング開始信号で、画像読み取りが
始まった直後にアクティブになった最初のラインψ信号
Ｈ−ＶＡＬＩ口の区間で発生する。副走査の方向のタイ
ミングは、原稿の読取区間で副走査有効信号Ｖ−ＶＡＬ
ＩＤがアクティブとなる。

（３）６　シェーディング補正 第４図にその原理を示す、原稿にランプを照射して反射
光をレンズで集光し画像を読み取る装置においては、ラ
ンプ、レンズ等の光学的問題からシェーディングと呼ば
れる不均一な光像が得られる。第４図において、主走査
方向の画像データをＶｌ、Ｖ２・・・Ｖｎとすると、そ
の主走査方向の両端でレベルが下がっている。そこで、
これを補正するために、シェーディング補正回路３０４
では次のような処理を行っている。第４図でＶＲは画像
レベルの最大値、ｖｌは図示していない基準としての均
一濃度の白色板の白色を読み込んだ時の１ビツト目の画
像レベルである。実際に画像を読み取った時の画像レベ
ルをｄｉとすると、補正された画像の階調レベルｄｌ′
は次のようになる。

ｄｉ　’　−ｄｌＸ　ＶＲ／Ｖｌ この補正式が成立するように各ビット毎にその補正を行
なう。

第５図にシェーディング補正回路３０４の内部の構成を
示す二３０４２は白色板に対応する信号を１ライン読み
込むためのシェーディング量記憶ＲＡＭ、３０４１は画
像読取時にシェーディング量記憶ＲＡＭ３０４２に記憶
された情報を基に画像信号を補正するシェーディング補
正ＲＯＭである。

シェーディング補正に際しては、まず、白色板の１ライ
ン分の読取画像データがシェーディング量記憶ＲＡＭ３
０４２に記憶される。このとき、同期制御回路３０５か
らシェーディング開始信号ＭＷＥ　、アドレス信号へＯ
Ｒ、画像転送タフロックＣ１，Ｋｌが入力され、その内
の信号ＭＩ４Ｅ　、クツロックＣＩＪＩがナンドデー）
　３０４３を介してシェーディング量記憶ＲＡＭ３０４
２のライトイネーブル端子Ｗに接続され、上記読取画像
データがアドレス信号＾ＤＲで指定された番地に記憶さ
れる。

次に、原稿読取時には、Ａ／Ｄ変換された画像データが
シェーディング補正ＲＯＭ３０４１のアドレス端子へ〇
〜＾５に入力する。また、シェーディング量記憶ＲＡＭ
３０４２に記憶されているシェーディングデータは、ア
ドレス信号ＡＤＲにより制御されて、それぞれ端子■１
０１〜ｌ１０６からシェーディング補正ＲＯＭ３０４１
の端子Ａ６〜八１１に出力する。シェーディング補正Ｒ
ＯＭ３０４１には、上記の補正式での演算が行なわれる
ように、予め計算されたデータが書き込まれている。

以上の結果、読取画像データとシェーディングデータと
をアドレス信号として、シェーディング補正ＲＯＭ３０
４１がアクセスされ、出力端子０１〜０６からシェーデ
ィング補正されたオリジナル画像データロａが得られる
。

（４）、拡大縮小の原理 拡大縮小の原理は、例えば拡大（倍率１２４　／６４で
のサンプリング）では、第６図に示すように行なう。す
なわち、この第６図はサンプリングのタイミングを示す
ものであるが、６４／１２４　（＝０．５１６１３３を
サンプリングタイミングのステップ幅とし、オリジナル
画像データの隣接する画素データの位置の比較により、
予め決めた補間データを選択する選択データを求め、こ
れにより補間データを得て、これをを変換画像データと
する。この例では、オリジナル画像データをＤＯ，Ｄｌ
、Ｄ２．Ｄ３．Ｄ４とし、その各々の階調レベルを０．
Ｆ、Ｆ、０．０とした。各オリジナル画像データ間の単
位距離は１である。よって、サンプリング位置により選
択データはノルマライズされて、 ｏ、ｏｏｏｏｏ→Ｏ（ＳＯ） ０．５１６１３→８（Ｓｔ） １．０３２２６−０（Ｓ２） １．５４８３９→８　（Ｓ３） となる。左側がサンプリング位置である。右側のカッコ
内はサンプリング順を示し、その左側の記号が選択デー
タを示す。この選択データによって得られる補間データ
、つまり変換画像データは第６図の例では０（Ｓｏ）　
、８（Ｓｔ）　、ｌ’（Ｓ２）　、　Ｆ（Ｓ３）　−・
・となる、カッコの左側の記号がその変換画像データで
ある。

一方、縮小（倍率３３／６４でのサンプリング）では、
第７図に示すように行なう。ステップ幅は、６４／３３
　（＝１．９３９３９）となる、各オリジナル画像デー
タは第６図と同一である。この場合は、オリジナル画像
データが間引かれ、得られる変換画像データの数は減少
する。この場合の選択データはノルマライズされて、 ｏ、ｏｏｏｏｏ→Ｏ（ＳＯ） １．９３９３９→Ｆ（Ｓｌ） ３．８７８７９−　Ｅ（５２＞ となり、変換画像データはＯ（Ｓｏ）、Ｆ（Ｓｔ）、Ｏ
（Ｓ２）・・・となる。

（５）、拡大縮小回路 以下の説明では人力されるオリジナル画像データＯａは
４ビツト、倍率は０．５〜２．０で１．５％刻みである
とし、１．５％の近似としてｘ／６４を用いる。

原理的には、サンプリング周期が変わったのと同等の動
作をさせるように回路が構成されており、拡大時には変
換画像データはオリジナル画像データ数よりも増え、縮
小時にはオリジナル画像データが間引かれ、て変換画像
データ数は減少する。・そして、オリジナル画像の主走
査方向の拡大縮小は、拡大縮小回路４を用いて電気的に
行ない、副走査方向の拡大縮小はＣＣＤ３００の露光時
間は一定にしておいて副走査の移動速度を変えて行なう
。

つまり、その副走査速度を遅くすると拡大、速くすると
縮小されることになる。

タイミング発生回路４００は原稿読取部３の同期制御回
路３０５からのタイミング信号であるクロックＣＬに１
、水平同期信号）１−ＳＹＮＣ１主走査方向有効信号Ｉ
Ｉ−ＶＡＬＩＤ　、副走査方向有効信号Ｖ−ＶＡＬＩＤ
を基にして回路全体のタイミング信号を発生する。その
信号中にはクロックＣＬＫＩの二倍の周波数のクロック
ＣＬＫ２もある。

入力する４ビツトのオリジナル画像データＤａは、クロ
ックＣＬＫ　１を受けるランチ４０１．４０２によって
シフトされて、１画素分だけずれたＤａｌ　、Ｄａ２と
して得られ、予め２点間の上記した補間データがテーブ
ルとして格納されている補間ＲＯＭ４０３のアドレス信
号となる。別表−１は補間データのテーブル内容の一部
分を示したもので、実際には別表−２の姿でＲＯＭ４０
３に書き込まれていて、２点間の直線補間された補間デ
ータＤｂが記憶されている。この補間ＲＯＭ４０３のア
ドレスとしては、端子Ａ４〜Ａ７．　Ａ８〜八１１に入
力する２点の各々のオリジナル画像データＤａｌ。

口ａ２と、直線で補間したどの位置を出力するかの選択
データＳＤ　（端子ＡＯ〜Ａ３に入力する）が与えられ
る。そして、補間ＲＯＭ　４０３はこれら３者によるア
ドレスが与えられると予め記憶している４ビツトの補間
データＤｂをラッチ４０４に出力する。

一方、データ選択テーブル４０５は、外部から設定され
る倍率とタイミング発生回路４００からのクロックＣＬ
Ｋ２をカウントするカウント回路４０６のカウント値に
よりアドレスされ、テーブルから選択データ信号ＳＤと
拡大縮小時の処理タイミング信号ＴＯを出力する。処理
タイミング信号ＴＯはランチ４０７゜４０８でクロック
ＣＬＫ２により同期をとられた後にゲート回路４０９に
入力し、そのクロックＣＬＫ２を通過させるかそれとも
遮断（縮小の場合）するかをコントロールする。ゲート
回路４０９によりコントロールされたクロックが後記す
る書込みクロックＣＬＫ３となる。

別表−３に１２４／６４　（拡大）、別表−４に３３／
６４　（縮小）の場合のデータ選択テーブル４０５のテ
ーブルの一部の内容を示した。これらにおいて、出力デ
ータ８ビツトの内、上位４ビツトが補間ＲＯＭ４０３の
上記した選択データＳＤとなるデータ、下位４ビツト（
この場合はＯｌｌのみ）が書込みクロックＣＬＫ３を出
力する’ＩＪか、しない’ＯＪかをコントロールするた
めの処理タイミングデータ１口である。第９図（ａｌ、
（ｂ）に１２４／６４　（拡大）、３３／６４　　（縮
小）のタイミングチャートを示す。

拡大（１２４／６４）時に変換された画像データｏｂは
別表−５に示すようになる。この変換された変換画像デ
ータＳＯ−Ｓ９の時、書込みクロックＣＬＫ３が出力さ
れて、後段の２値化回路４１０に送られる。

一方、縮小（３３／６４）の場合は間引きされるデータ
があるため、変換画像データｏｂは表−６に示すように
出力される。ここで、変換画像データが無効データ或い
は間引きデータの時は、書込みクロックＣＬＫ３は出力
されない。無効データとは回路の基準クロックＣＬＫ２
を基準クロックＣＬＫＩの２倍に合わせているために縮
小時に出力されるデータ、また間引きデータとは縮小時
にオリジナル画像データＤａから変換画像データｏｂを
作らないタイミングで出力されるデータである。

そして、上記のようにして拡大成いは縮小処理により得
られた変換画像データｏｂは、書込みクロックと同期し
て、後段の選択回路５（第１図）に送られる。

なお、拡大縮小回路４には、第１図に示すように、その
回路４を接続することにより出力信号を’ＩＪとするコ
ントロール信号出力部４３０を有し、この出力部４３０
からのコントロール信号Ｃａが選択回路５に入力してい
る（第８図では示さなかった。）。

（６）８選択回路 この選択回路５は、上記したコントロール信号Ｃａが”
ＯＪのとき、画像読取装置３からのオリジナル画像デー
タＯａ、転送タロツクＣＬＫ　１を選択して出力し、逆
にコントロール信号Ｃａが「１」のときには、そこに接
続されている拡大縮小回路４からの変換画像データＤｂ
、書込みクロックＣＬＫ３を選択して出力する。

（７１，２値化回路部 この２値化回路部６は、第１０図に示すように構成され
ている。選択回路５から出力するデータＤａ或いはＤｂ
は、２値化回路６１０において、ディザパターンＲＯＭ
６１１の闇値と比較されて、２値データとして記録装置
２に出力される。ディザパターンＲＯＭ６１１は水平同
期信号Ｈ−３ＹＮＣをカウントする副走査カウンタ６１
２と書込みクロックＣＬＫ３をカウントする主走査カウ
ンタ６１３のカウント値により、アドレスされる。次の
表はそのディザパターンの１例を示す表であり、主走査
カウンタ６１３と副走査カウンタ６１２により繰り返し
出力される。

（６）０本発明の要点 以上のように、拡大縮小回路４が基板上にまとめられオ
プション等となっていたり、基板として取外しが可能で
あるとき、この基板の着脱により、データの流れ（Ｄａ
或いはＤｂ）と後段の回路（例えば、２値化回路６）へ
の処理クロックを切り換える（ＣＬＫＩ或いはＣＬＫ３
）ようにしているので、拡大縮小回路４を具備する専用
基板を作る必要がなく、簡単に外部からユニット回路と
して追加できる。

また、ユニットとして着脱可能にすることによって、オ
プションとして、後での追加が簡単となる。

更に別の利用方法として、ユニットの着脱如何によるコ
ントロール信号を処理装置のＣＰＬＩ　（図示せず）で
検知して、操作部の表示の内の拡大縮小に関する表示（
倍率設定等その他）を表示させないようにすれば、更に
掻作性が向上する。

（６）、実施例の総括 以上のように、本実施例では、拡大縮小回路の着脱が可
能となり、またその拡大縮小回路においてもＲＯＭテー
ブルを用いて回路を構成しているため、動作のタイミン
グ取りが簡単となる。また、この拡大縮小回路では、倍
率による情報をデータ選択ＲＯＭとして持っているので
、特定の倍率でもその設定が可能となり、更に、画像デ
ータを補間した後に異なる周期のクロックでサンプリン
タする方式ではないので、補間ＲＯＭ等においても、特
に高速のＲＯＭを用意する必要はない。更に、本実施例
の拡大縮小回路では、完全に画像データを補間したデー
タを用いて拡大縮小しているので、画質が良（高速処理
が可能となる。

〔発明の効果〕

以上から本発明によれば、拡大縮小回路をユニットして
簡単に追加したり或いは取外したりすることができ、ま
た画像処理装置に拡大縮小回路内蔵用の専用基板を構成
する必要がない。

！！？！デＷ　’ＱＦｗＭデ！ｔ１デＯりＯりＣＱ６り
ＯつＯつＯ〕ｉ　　　　　　　　　　　寸′Ｆ！寸での
のののののの〜〜へへ寸！！１／）のりのり■■ＱＯ■
ロトトｗＷＷｗｕ’ｂｕつＶ＞　Ｖ５　Ｌｌ’）　Ｖ＞
　ｕ）Ｌｌ’５　ＣｌｌコクｑコｑコＱ　　　ｍ−ｑｍ
ｍｍｍｍｍゎ。。い。。。いや ！デ’ｗｗｗ−デｗ’ｑデー１′苛°彎町ｆ嘴ｔ１デ”
ＱＰ　ＮＦ　”ＱＦ啼＋ｅＰμ）μ）Ｑコｑりｔ”−＞
ｏｏロクｅｏ　（１”Ｉ　Ｏ’）　（（ｄ！”ＩＦ　Ｖ
５　Ｖ３　Ｃ１りｑコＱりｅ”−ｈ　Ｆ−ｏコロロ（Ｆ
ｉｌ　（５’ｌ　（ｆｆ’＋　（ｅ　　　、、い。。。

。ゆ６１１．エロωロ　　　　　くΦ　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　や！！Ｌ５クークロψロロトトさト田（１）１ｆｌ
Ｊ’！　Ｖ＞　（ＪコＦ−＞ａコＯ’）　（（Ｗ　ＣＪ
　（Ｊ　Ｉ：！ｌ　ＣｇＪ　ｌ＆１！−Ｌ５０トド■閃
ｆｆｉ　（（−ｕωロロ９−ｆＬ５Ｌｔ−５０ロトトω
ロ■ククＩｊｌＯｅ！ｅ　（Ｊω！膿哨ロロトト■■■
口（（Ｗｄ（Ｊ 【選択データ８０ 八ＤＲ５＋Ｏ＋１　　＋２　　＋３　　＋４隣接オリジ
ナル画像データ 別表−２（補間ＲＯＭの内容の例） コ１１ コ１１

【図面の簡単な説明】

第１図は画像処理装置の基本構成を示す図、第２図は原
稿読取装置の内部ブロック図、第３図（ａｌ、（ｂｌは
原稿読取のタイミングチャート、第４図はシェーディン
グ補正の原理の説明図、第５図はシェーディング補正回
路の詳細図、第６図は拡大倍率の場合のサンプリング説
明図、第７図は縮小倍率の場合のサンプリング説明図、
第８図は拡大縮小回路の回路図、第９図（ａ）、（ｂ）
は拡大、縮小のタイミングチャート、第１Ｏ図は２値化
回路部の回路図である。 代理人　弁理士　長　尾　常　明 第３図 （ａ） Ｖ−ＶＡＬＩＤ 第８　口 第９図 （ａ） β知訛二±ｆ 男但セｙ二立

Claims (2)

【特許請求の範囲】
1. （１）、光電変換素子を用いて得た原稿画像情報に所定
   の倍率で拡大縮小処理を施す拡大縮小回路を着脱可能と
   すると共に、該拡大縮小回路の着脱如何によりデータの
   流れ及び後段の回路へのクロックを切り換える切換手段
   を具備するようにしたことを特徴とする画像処理装置。
2. （２）、上記拡大縮小回路を解脱することにより該回路
   に関係する表示を消すようにしたことを特徴とする特許
   請求の範囲第１項記載の画像処理装置。