JPS62252267A - 拡大縮小処理回路を有する画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は倍率によって後段の画像メモリ回路でのタイミ
ングが変化することがないようにした画像処理装置に関
する。

〔発明の背景〕

従来から画像データを拡大縮小する画像処理装置として
は、特開昭５６−１４６３５８が提案されている。

これは倍率に応じてＣＣＤ等の画像読取素子からの読出
クロック（つまり転送りロック）を変化させることによ
り、その拡大や縮小の処理を行なうようにしたものであ
る。

例えば、記録装置としてのレーザプリンタが一走査を行
なう時間をＴｗ、−走査中に存在する画素数をＮとする
と、そのプリンタの転送りロック周波数ｆｏは、 ｆｏ　−Ｎ／７ｗ 同様に、ＣＣＤからの転送りロックをｆとすると、ｆ　
＝　Ｎ／Ｔ ただし、ＴはＣＯＤが一走査を行なう期間である。

ここで、ｆ＞ｆｏ・・・縮小 ｆ＜ｆｏ・・・拡大 となる。

しかしながら、この方式は転送りロックを変化させるた
めに、使用するＣＣＤの露光量の制御が必要となり、回
路が複雑となるきらいがある。また、転送りロックの周
波数を変えるための回路が複雑で、特に倍率きざみを細
かくする場合に問題となる。更に、この方式では、単に
サンプリングにより拡大縮小を行っているので、処理後
の画質が良好ではなかった。

そこで、発明者らは、読み取った画像情報の画素間のデ
ータを補間するための補間データをｌ’ｌＯＭに予め用
意しておき、読み取った画像データと設定した倍率条件
に応じた補間データ選択データとに基づいて、上記補間
データを読み出し、拡大縮小処理を行なうようにしたも
のを提案した。

この方式は、倍率に応じて転送りロックを変える必要が
ないために、複雑なりロック発生回路が不用となり、露
光量を制御する必要もなく、更に画質も良好となる。

ところで、上記のようにして拡大縮小処理を施した画像
データは、記録装置に直接入力させる他に、その記録装
置との間に画像メモリを介在させて、その画像メモリに
一体記憶させてから記録することが行なわれる場合があ
る。

このような場合は、拡大縮小回路からの画像データをメ
モリに書き込むためにクロックが使用されるが、このク
ロックを固定クロックとした場合には、拡大縮小回路で
の倍率如何によって、書込みタイミングが変化し、正常
に書込みが行われない場合が起こる。

〔発明の目的〕

本発明の目的は、拡大縮小回路での倍率に拘わらず、メ
モリでのタイミングが変化しないようにして、正常な書
込みが行なわれるようにすることである。

〔発明の構成〕

このために本発明では、光電変換素子を用いて得た原稿
の画像情報に所定の倍率で拡大縮小処理を施す画像処理
装置において、 上記拡大縮小処理で用いた処理クロックをメモリの書込
みタイミング信号とした。

（実施例） 以下、本発明の詳細な説明する。

（１）１画像処理装置の基本構成 第１図にその画像処理装置のブロック図を示す。

１は指定倍率に応じた拡大縮小処理を原稿情報に施して
出力する画像読取装置、２はその画像読取装置１で得た
２値データにより記録を行なうレーザプリンタ・ＬＥＤ
プリンタ等の記録装置である。

そして・５が画像読取装置１と読取袋Ｗ２との間に介在
する転送制御回路であり、この転送制御回路５によって
画像メモリ６への画像データ書込み或いはそこからの読
み出しが行なわれる。

画像読取装置ｌ内には、原稿読取部３と拡大縮小回路４
とが内蔵されている。原稿読取部３は原稿をＣＣＤ等の
光電変換素子を用いて読み取って電気信号に変換し、Ａ
／Ｄ変換しシェーディング補正等を施した後に、オリジ
ナル画像データとして出力する。拡大縮小回路４は原稿
読取部３からのオリジナル画像データに対してタイミン
グ信号に同期して外部から設定された倍率に応じた拡大
縮小の処理を行なう。そして、この拡大成いは縮小され
た変換画像データは、後段の記録装置２に合わせて２値
データに変換される。

（２）、原稿読取部 第２図にその構成を示す。原稿はＣＣＤ３００で読み取
られ、アンプ３０１で所定のレベルまで増幅されてから
＾／口変換器３０２に入力される。このＡ／Ｄ変換器３
０２では、基準電源３０３の電圧を基準にして入力アナ
ログ信号がディジタル信号に変換される。

この例では、６ビツトで０から６３レベルに変換される
。３０４はＣＣＤ３００で読み取った画像信号の光学的
な照度ムラを補正するためのシェーディング補正回路で
あり、Ａ／Ｄ変換器３０２で６ビツトのディジタル信号
に変換された画像信号を補正する。以後、このシェーデ
ィング補正された画像データをオリジナル画像データＤ
ａと呼ぶ。このオリジナル画像データＤａは拡大縮小回
路４に送られる。そして、以上の処理タイミングは同期
制御回路３０５からの信号により行なわれる。この同期
制御回路３０５は水晶発振器３０６からの信号を基準に
して動作する。

第３図はこの同期制御回路３０５で発生するタイミング
信号を示すタイミングチャートである。ＣＬに１は画像
転送りロックであり、Ａ／Ｄ・変換器３０２　、’シェ
ーディング補正回路３０４、その他のクロックとなる。

また、このクロックＣＬＫＩをカウントして水平同期信
号）１−３ＹＮＣが発生する。この信号）１−３ＹＮＣ
はＣＣＤ読出開始シフトパルスＳＨでもある。φ１・φ
２は画像転送りロックＣＬＫＩの３倍の周期の位相の異
なる信号であり、それぞれＣＣＤの奇数部、偶数部のア
ナログシフトレジスタをシフトするためのクロックであ
る。ＣＣＤ３００からの読取画像データ信号ＶＩＤＥＯ
はシフトパルスＳｔ（の出力から１番目の画像データが
読み出され順次２番目、３番目・・・と５０００ビット
読み出されるが、１番目から４番目まではＣＣＤのダミ
ー画素であり、５番目から４７５６番目の区間だけ主走
査有効信号ＩＩ−ＶＡＬＩＤがアクティブとなり、取り
出される。信号ＲＳはＣＣＤ３００のシフトレジスタを
各シフト毎にリセットするパルスで、画像データの後縁
で発生する。ＭＷＥはシェーディング開始信号で、画像
読み取りが始まった直後にアクティブになった最初のラ
インの信号Ｈ−ＶＡＬＩＤの区間で発生する。副走査の
方向のタイミングは、原稿の読取区間で副走査有効信号
Ｖ−ＶＡＬＩＤがアクティブとなる。

（３）、シェーディング補正 第４図にその原理を示す。原稿にランプを照射して反射
光をレンズで集光し画像を読み取る装置においては、ラ
ンプ、レンズ等の光学的問題からシェーディングと呼ば
れる不均一な光像が得られる。第４図において、主走査
方向の画像データをＶｌ、Ｖ２・・・Ｖｎとすると、そ
の主走査方向の両端でレベルが下がっている。そこで、
これを補正するために、シェーディング補正回路３０４
では次のような処理を行っている。第４図でｖＲは画像
レベルの最大値、ｖｌは図示していない基準としての均
一濃度の白色板の白色を読み込んだ時の１ビツト目の画
像レベルである。実際に画像を読み取った時の画像レベ
ルをｄｌとすると、補正された画像の階調レベルｄ１′
は次のようになる。

ｄｉ　’　＝ｄｌＸ　ＶＲ／Ｖｌ この補正式が成立するように各ビット毎にその補正を行
なう。

第５図にシェーディング補正回路３０４の内部の構成を
示す。３０４２は白色板に対応する信号を１ライン読み
込むためのシェーディング量記憶ＲＡＭ、３０４１は画
像読取時にシェーディング量記憶ＲＡＭ３０４２に記憶
された情報を基に画像信号を補正するシェーディング補
正ＲＯＭである。

シェーディング補正に際しては、まず、白色板の１ライ
ン分の読取画像データがシェーディング量記憶ＲＡＭ３
０４２に記憶される。このとき、同期制御回路３０５か
らシェーディング開始信号ＭＷＥ　、アドレス信号ＡＤ
Ｈ、画像転送りクロックＣＬＫＩが入力され、その内の
信号ＭＷＥ　、クツロックＣＬＫＩがナンドゲー）　３
０４３を介してシェーディング量記憶ＲＡＭ３０４２の
ライトイネーブル端子Ｗに接続され、上記読取画像デー
タがアドレス信号ＡＤＲで指定された番地に記憶される
。

次に、原稿読取時には、Ａ／Ｄ変換された画像データが
シェーディング補正ＲＯＭ３０４１のアドレス端子＾０
〜Ａ５に入力する。また、シェーディング量記憶ＲＡＭ
３０４２に記憶されているシェーディングデータは、ア
ドレス信号＾ＤＲにより制御されて、それぞれ端子ｌ１
０１〜■１０６からシェーディング補正ＲＯＭ３０４１
の端子Ａ６〜Ａｌｌに出力する。シェーディング補正Ｒ
ＯＭ３０４１には、上記の補正式での演算が行なわれる
ように、予め計算されたデータが書き込まれている。

以上の結果、読取画像データとシェーディングデータと
をアドレス信号として、シェーディング補正ＲＯＭ３０
４１がアクセスされ、出力端子０１〜０６からシェーデ
ィング補正されたオリジナル画像データＤａが得られる
。

（４）、拡大縮小の原理 拡大縮小の原理は、例えば拡大（倍率１２４　／６４で
のサンプリング）では、第６図に示すように行なう。す
なわち、この第６図はサンプリングのタイミングを示す
ものであるが、６４／１２４　（＝０．５１６１３）を
サンプリングタイミングのステップ幅とし、オリジナル
画像データの隣接する画素データの位置の比較により、
予め決めた補間データを選択する選択データを求め、こ
れにより補間データを得て、これをを変換画像データと
する。この例では、オリジナル画像データをｎｏ、口１
．０２，０３．［）４とし、その各々の階調レベルをＯ
，Ｆ、Ｆ、０．Ｏとした。各オリジナル画像データ間の
単位距離は１である。よって、　　　−サンプリング位
置により選択データはノルマライズされて、 ０．０００００−０（Ｓｏ） ０．５１６１３→８（Ｓｌ） １．０３２２６−０（Ｓ２） １．５４８３９→８　（Ｓ３） となる。左側がサンプリング位置である。右側のカッコ
内はサンプリング順を示し、その左側の記号が選択デー
タを示す。この選択データによって得られる補間データ
、つまり変換画像データは第６図の例では０（Ｓｏ）　
、８（ＳＬ）　、Ｆ（Ｓ２）　、Ｆ（Ｓ３）・・・とな
る。カッコの左側の記号がその変換画像データである。

一方、縮小（倍率３３／６４でのサンプリング）では、
第７図に示すように行なう。ステップ幅は、６４／３３
　（＝１．９３９３９）となる。各オリジナル画像デー
タは第６図と同一である。この場合は、オリジナル画像
データが間引かれ、得られる変換画像データの数は減少
する。この場合の選択データはノルマライズされて、 ０．０００００−０（Ｓｏ） １　、９３９３９→Ｆ（Ｓｌ） ３．８７８７９−　Ｅ（Ｓ２） となり、変換画像データはＯ（Ｓｏ）、Ｆ（Ｓｔ）、Ｏ
（Ｓ２）・・・となる。

（５）、拡大縮小回路 以下の説明では入力されるオリジナル画像データＤａは
４ビツト、倍率は０．５〜２．０で１．５％刻みである
とし、１．５％の近似として×７６４を用いる。

原理的には、サンプリング周期が変わったのと同等の動
作をさせるように回路が構成されており、拡大時には変
換画像データはオリジナル画像データ数よりも増え、縮
小時にはオリジナル画像データが間引かれて変換画像デ
ータ数は減少する。

そして、オリジナル画像の主走査方向の拡大縮小は、拡
大縮小回路４を用いて電気的に行ない、副走査方向の拡
大縮小はＣＣＤ３００の露光時間は一定にしておいて副
走査の移動速度を変えて行なう。

つまり、その副走査速度を遅くすると拡大、速（すると
縮小されることになる。

タイミング発生回路４００は原稿読取部３の同期制御回
路３０５からのタイミング信号であるクロックＣＬＫＩ
、水平同期信号ｌｌ−３ＹＮＣ２主走査方向有効信号Ｉ
Ｉ−ＶＡＬＩＤ　、副走査方向有効信号Ｖ−ＶＡＬＩＤ
を基にして回路全体のタイミング信号を発生する。その
信号中にはクロックＣＬに１の二倍の周波数のクロック
ＣＬＫ２もある。

入力する４ビツトのオリジナル画像データＤａは、クロ
ックＣＬＫＩを受けるランチ４０１，４０２によってシ
フトされて、１画素分だけずれたＤａｌ　、Ｄａ２とし
て得られ、予め２点間の上記した補間データがテーブル
として格納されている補間ＲＯＭ４０３のアドレス信号
となる。別表−１は補間データのテーブル内容の一部分
を示したもので、実際には別表−２の姿でＲＯＭ４０３
に書き込まれていて、２点間の直線補間された補間デー
タＤｂが記憶されている。この補間ＲＯＭ４０３のアド
レスとしては、端子Ａ４〜Ａ７．　Ａ８〜Ａｌｌに入力
する２点の各々のオリジナル画像データＤａｌ。

Ｄａ２と、直線で補間したどの位置を出力するかの選択
データＳＤ　（端子ＡＯ〜＾３に入力する）が与えられ
る。そして、補間ＲＯＭ　４０３はこれら３者によるア
ドレスが与えられると予め記憶している４ビツトの補間
データＯｂをラッチ４０４に出力する。

一方、データ選択テーブル４０５は、外部から設定され
る倍率とタイミング発生回路４００からのクロックＣＬ
Ｋ２をカウントするカウント回路４０６のカウント値に
よりアドレスされ、テーブルから選択データ信号ＳＤと
拡大縮小時の処理タイミング信号ＴＯを出力する。処理
タイミング信号ＴＯはラッチ４０７゜４０８でクロック
ＣＬＫ２により同期をとられた後にゲート回路４０９に
入力し、そのクロックＣＬＫ２を通過させるかそれとも
遮断するかをコントロールする。

ゲート回路４０９によりコントロールされたクロックが
後記する書込みクロックＣＬＫ３となる。

別表−３に１２４／６４　（拡大）、別表−４に３３／
６４　（縮小）の場合のデータ選択テーブル４０５のテ
ーブルの−部の内容を示した。これらにおいて、出力デ
ータ８ビツトの内・上位４ビツトが補間ＲＯＭ４０３の
上記した選択データＳＤとなるデータ、下位４ビツト（
この場合はＯｌｌのみ）が書込みクロックＣＬＫ３を出
力する「１」か、しない’ＯＪがをコントロールするた
めの処理タイミングデータＴＯである。第９図（ａ）、
（ｂｌに１２４／６４　（拡大）、３３／６４　　（縮
小）のタイミングチャートを示す。

拡大（１２４／６４）時に変換された画像データＤｂは
別表−５に示すようになる。この変換された変換画像デ
ータＳＯ〜Ｓ９の時、書込みクロックＣＬＫ３が出力さ
れて、後段の２値化回路４１０に送られる。

一方、縮小（３３／６４）の場合は間引きされるデータ
があるため、変換画像データロｂは表−６に示すように
出力される。ここで、変換画像データが無効データ或い
は間引きデニタの時は、書込みクロックＣＬＫ３は出力
されない。無効データとは回路の基準クロックＣＬＫ２
を基準クロックＣＬＫＩの２倍に合わせているために縮
小時に出力されるデータ、また間引きデータとは縮小時
にオリジナル画像データＤａから変換画像データｏｂを
作らないタイミングで出力されるデータである。

そして、上記のようにして拡大成いは縮小処理により得
られた変換画像データロｂは、書込みクロックと同期し
て、後段の２値化回路４１０に送られ、ディザＲＯＭ４
１１の値と比較されて、２値データＤｃとして転送制御
回路５に出力される。ディザｌ？０Ｍ４１１は水平同期
信号Ｈ−ＳＹＮＣをカウントする副走査カウンタ４１２
と書込みクロックＣＬＫ３をカウントする主走査カウン
タ４１３のカウント値により、アドレスされる。

（６）、転送制御回路 この転送制御回路５は、拡大縮小回路４がらの画像デー
タを画像メモリ６に書き込んだり、或いは逆に画像メモ
リ６の内容を読み出して記録装置２に出力したりする。

第１０図に構成を示す。シリアル／パラレル変換器５０
０は拡大縮小回路４からの画像のシリアル２値データＤ
ｃをパラレルの画像データＤｄに変換し、画像メモリ６
に対して出方する。また、パラレル／シリアル変換器５
０１は画像メモリ６或いはシリアル／パラレル変換器５
００からのパラレル画像データロｄをシリアルの２値デ
ータＤｃ’　　（−Ｄｃ）に変換して記録装置２に出力
する。５０２は拡大縮小回路４や記録装置２からのタイ
ミング信号により内部回路にタイミング信号を出力する
ためのタイミングコントロール回路である。また、５０
３はアドレス制御回路で、画像メモリ６にアドレス信号
ＡＤＨメモリ制御信号としてのＭＷＴＣ，ＭＲＤＣを出
力する。

回路制御部５０４は、ＣＰＵ　（図示せず）からの指令
を内部回路の転送したり、画像データをシステムバスに
接続されている回路に転送する。

第１１図に転送制御回路５から画像メモリ６に画像デー
タを書き込む時のタイミングを示した。タイミングコン
トロール回路５０２は、人力する書込みクロックＣＬＫ
３　（処理クロック）に同期して信号ＲＬＤにより、シ
リアル／パラレル変換器５００において、入力する２値
の画像データＤｃを８ビツトの画像データＤｄに変換す
る。そして、これが、アドレス制御部５０３から出力さ
れる信号ＭＷＴＣにより、画像メモリ６の所定の番地に
書き込まれる。

このように、拡大縮回路４で用いた書込みクロックＣＬ
Ｋ３を画像メモリ６へのタイミング信号（ＭＷＴＣ等）
発生のためのクロックとしたので、この転送制御回路５
でのタイミングが倍率によって変化することはない。

（７）、実施例の総括 以上のように本実施例ではＲＯＭテーブルを用いて回路
を構成しているので、動作のタイミングとりが筒車とな
った。また、倍率による情報をデータ選択ＲＯＭとして
持っているので、特定の倍率でも設定が可能となった。

更に、画像データを補間した後に異なる周期のクロック
でサンプリングする方式ではないので、補間ＲＯＭ等お
いても特に高速のＲＯＭを使用する必要はなく、例えば
２倍までの拡大処理を行なう場合には、画像読取の転送
りロックＣＬＫＩの２倍の速度（クロックＣＬＫ２）が
あればよい。更に、本実施例では完全に画像データを補
間したデータを用いて拡大縮小処理を行っているので、
画質が向上し、高速処理が可能となる。

〔発明の効果〕

以上説明したように、本発明では拡大縮小処理に用いた
処理クロックを、画像データを一時記憶するメモリの書
込みタイミング信号としたので、そのメモリの処理タイ
ミングが拡大縮小回路での倍率によって変化することは
なく、正常な書込みが行なわれるようになる。

マザ１１１１寸ｗｗＷＭデＯつＯつｃ＋”＋ｍぐ”＋ｃ
ｑｃｑ−Ｎ！ＰＷｆｔ＋”＞ｔｎｔｎｕ’ｂｔｏＣｏＧ
ｏＣｌコ１．０（ＪりＧｏ％ｌ’−−？　ｗ　ｗ　ｗ　
ｕ”＋　ｕ’ｓ　ｔｔ’ｓ　ｔｎ　ｕ’＞　ｕ”＋　ｔ
ｒｂ　ｕ’ｂ−コｔｏｃｏｃ。

ＷＭＦｗｗ　＋ｅＰｗｗＭデｗＷＷＷ　真デＷＷＷ別表
−１〔その３〕 一別人二重〔その４〕 隣接オリジナル画像データ ー２　（補間ＲＯＭの内容の例） ＋３　＋９　＋Ａ　＋Ｂ＋Ｃ＋Ｑ　＋Ｅ　＋Ｆ八八ＢＣ
ＣＤＥＥ

【図面の簡単な説明】

第１図は画像処理装置の基本構成を示す図、第２図は原
稿読取装置の内部ブロック図、第３図（ａｌ、ｆｂ）は
原稿読取のタイミングチャート、第４図はシェーディン
グ補正の原理の説明図、第５図はシェーディング補正回
路の詳細図、第６図は拡大倍率の場合のサンプリング説
明図、第７図は縮小倍率の場合のサンプリング説明図、
第８図は拡大縮小回路の回路図、第９図（ａｌ、（ｂｌ
は拡大、縮小のタイミングチャート、第１０図は転送制
御回路の回路図、第１１図（ａ）は画像メモリへの書込
みの拡大時の処理タイミングチャート、（ｂｌは縮小時
の処理タイミングチャートである。 代理人　弁理士　長　尾　常　明 第１図 □■ ＡＤＲＣＬＫＩｌｖＥ 手続補正書は幻 １、事件の表示 昭和６１年特許願第０９４４２４号 ２、発明の名称 拡大縮小処理回路を有する画像処理装置３、補正をする
者 事件との関係　　特許出願人 住　　所　　東京都新宿区西新宿１丁目２６番２号名　
　称　　（１２７）　　小西六写真工業株式会社４、代
理人

Claims (1)

【特許請求の範囲】
1. （１）、光電変換素子を用いて得た原稿の画像情報に所
   定の倍率で拡大縮小処理を施す画像処理装置において、 上記拡大縮小処理に用いた処理クロックをメモリの書込
   みタイミング信号としたことを特徴とする画像処理装置
   。