JPS63107273A - デ−タの２値化について改良した画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は補間法を用いて画像を拡大縮小処理する画像処
理装置に関し、特に画像データを２値化する部分につい
て改良した画像処理装置に関する。

〔発明の背景〕

従来から画像データを拡大縮小する画像処理装置として
は、特開昭５６−１４６３５８が提案されている。

これは倍率に応じてＣＣＤ等の画像読取素子からの続出
クロック（つまり転送りロック）を変化させることによ
り、その拡大や縮小の処理を行なうようにしたものであ
る。

例えば、記録装置としてのレーザプリンタが一走査を行
なう時間をＴ　ｗ　％−走査中に存在する画素数をＮと
すると、そのプリンタの転送りロック周波数ｆｏは、 ｆｏ＝　Ｎ／Ｔ讐 同様に、ＣＣＤからの転送りロックをｆとすると、ｆ　
＝　Ｎ／Ｔ ただし、ＴはＣＯＤが一走査を行なう期間である。

ここで、ｆ＞ｆｏ・・・縮小 ｆ＜ｆｏ・・・拡大 となる。

しかしながら、この方式は転送りロックを変化させるた
めに、使用するＣＣＤの露光量の制御が必要となり、回
路が複雑となるきらいがある。また、転送りロックの周
波数を変えるための回路が複雑で、特に倍率きざみを細
かくする場合に問題となる。更に、この方式では、単に
サンプリングにより拡大縮小を行っているので、処理後
の画質が良好ではなかった。

そこで、発明者らは、読み取った画像情報の画素間のデ
ータを補間するための補間データをＲＯＭに予め用意し
ておき、読み取った画像データと設定した倍率条件に応
じた補間データ選択データとに基づいて、上記補間デー
タを読み出し、拡大縮小処理を行なうようにした補間法
を提案した。

この補間法は、倍率に応じて転送りロックを変える必要
がないために、複雑なりロック発生回路が不用となり、
露光量を制御する必要もなく、更に画質も良好となる。

〔発明の目的〕

本発明の目的は、このような補間法を使用した拡大縮小
処理によって得た画像データを２値化させるに際して、
拡大縮小の倍率によって２値化のためのディザパターン
周期が変化しないようにすることである。

〔発明の構成〕 このために本発明は、拡大縮小処理で用いた処理クロッ
クを２値化のための閾値マトリクスの閾値読出タイミン
グ信号とした。

〔実施例〕

以下、本発明の詳細な説明する。

（１）０画像処理装置の基本構成 第１図にその画像処理装置のプロ・ツク図を示す。

１は指定倍率に応じた拡大縮小処理を原稿情報に施して
出力する画像読取装置、２はその画像読取装置１で得た
２値データにより記録を行なうレーザプリンタ、ＬＥＤ
プリンタ等の記録装置である。

画像読取装置１内には、原稿読取部３と拡大縮小回路４
とが内蔵されている。原稿読取部３は原稿をＣＣＤ等の
光電変換素子を用いて読み取って電気信号に変換し、Ａ
／Ｄ変換しシェーディング補正等を施した後に、オリジ
ナル画像データとして出力する。拡大縮小回路４は原稿
読取部３からのオリジナル画像データに対してタイミン
グ信号に同期して外部から設定された倍率に応じた拡大
縮小の処理を行なう。そして、この拡大成いは縮小され
た変換画像データは、後段の記録装置２に合わせて２値
データに変換される。

（２）、原稿読取部 第２図にその構成を示す。原稿はＣＣＤ３００で読み取
られ、アンプ３０１で所定のレベルまで増幅されてから
Ａ／Ｄ変換器３０２に入力される。このＡ／Ｄ変換器３
０２では、基準電源３０３の電圧を基準にして入力アナ
ログ信号がディジタル信号に変換される。

この例では、６ビツトで０から６３レベルに変換される
。３０４はＣＣＤ３００で読み取った画像信号の光学的
な照度ムラを補正するためのシェーディング補正回路で
あり、Ａ／Ｄ変換器３０２で６ビツトのディジタル信号
に変換された画像信号を補正する。以後、このシェーデ
ィング補正された画像データをオリジナル画像データＤ
ａと呼ぶ。このオリジナル画像データＤａは拡大縮小回
路４に送られる。そして、以上の処理タイミングは同期
制御回路３０５からの信号により行なわれる。この同期
制御回路３０５は水晶発振器３０６からの信号を基準に
して動作する。

第３図はこの同期制御回路３０５で発生するタイミング
信号を示すタイミングチャートである。ＣＬＫＩは画像
転送りロックであり、Ａ／Ｄ変換器３０２、シェーディ
ング補正回路３０４、その他のクロックとなる。また、
このクロックＣＬＫＩをカウントして水平同期信号１（
−ＳＹＮＣが発生する。この信号Ｈ−ＳＹＮＣはＣＣＤ
読出開始シフトパルスＳＨでもある。φ１、φ２は画像
転送りロックＣＬＫＩの３倍の周期の位相の異なる信号
であり、それぞれＣＣＤの奇数部、偶数部のアナログシ
フトレジスタをシフトするためのクロックである。ＣＣ
Ｄ３００からの読取画像データ信号ＶＩＤＥＯはシフト
パルスＳＲの出力から１番目の画像データが読み出され
順次２番目、３番目・・・と５０００ビット読み出され
るが、１番目から４番目まではＣＯＤのダミー画素であ
り、５番目から４７５６番目の区間だけ主走査有効信号
Ｈ−ＶＡＬＩＤがアクティブとなり、取り出される。信
号ＲＳはＣＣＤ３００のシフトレジスタを各シフト毎に
リセットするパルスで、画像データの後縁で発生する。

ＭＷＥはシェーディング開始信号で、画像読み取りが始
まった直後にアクティブになった最初のラインの信号Ｉ
Ｉ−ＶＡＬＩＤの区間で発生する。副走査の方向のタイ
ミングは、原稿の読取区間で副走査有効信号Ｖ−ＶＡＬ
ＩＤがアクティブとなる。

（３）、シェーディング補正 第４図にその原理を示す。原稿にランプを照射して反射
光をレンズで集光し画像を読み取る装置においては、ラ
ンプ、レンズ等の光学的問題からシェーディングと呼ば
れる不均一な光像が得られる。第４図において、主走査
方向の画像データをＶｌ、Ｖ２・・・Ｖｎとすると、そ
の主走査方向の両端でレベルが下がっている。そこで、
これを補正するために、シェーディング補正回路３０４
では次のような処理を行っている。第４図でＶＲは画像
レベルの最大値、ｖｌは図示していない基準としての均
一濃度の白色板の白色を読み込んだ時の１ビツト目の画
像レベルである。実際に画像を読み取った時の画像レベ
ルをｄｌとすると、補正された画像の階調レベルｄ１′
は次のようになる。

ｄｉ　’　−ｄｌＸ　ＶＲ／Ｖｌ この補正式が成立するように各ビット毎にその補正を行
なう。

第５図にシェーディング補正回路３０４の内部の構成を
示す。３０４２は白色板に対応する信号を１ライン読み
込むためのシェーディング量記憶ＲＡＭ、３０４１は画
像読取時にシェーディング量記憶ＲＡＭ３０４２に記憶
された情報を基に画像信号を補正するシェーディング補
正ＲＯＭである。

シェーディング補正に際しては、まず、白色板の１ライ
ン分の読取画像データがシェーディング量記憶ＲＡＭ３
０４２に記憶される。このとき、同期制御回路３０５か
らシェーディング開始信号ＭＷＥ、アドレス信号ＡＤＨ
、画像転送りッロックＣＬＫＩが入力され、その内の信
号ＭＷＥ　、クツロックＣＬＫＩがナンドゲー）　３０
４３を介してシェーディング量記憶ＲＡＭ３０４２のラ
イトイネーブル端子Ｗに接続され、上記読取画像データ
がアドレス信号ＡＤＲで指定された番地に記憶される。

次に、原稿読取時には、Ａ／Ｄ変換された画像データが
シェーディング補正ＲＯＭ３０４１のアドレス端子ＡＯ
〜Ａ５に入力する。また、シェーディング量記憶ＲＡＭ
３０４２に記憶されているシェーディングデータは、ア
ドレス信号ＡＤＨにより制御されて、それぞれ端子ｌ１
０１〜ｌ１０６からシェーディング補正ＲＯＭ３０４１
の端子Ａ６〜Ａｌｌに出力する。シェーディング補正Ｒ
ＯＭ３０４１には、上記の補正式での演算が行なわれる
ように、予め計算されたデータが書き込まれている。

以上の結果、読取画像データとシェーディングデータと
をアドレス信号として、シェーディング補正ＲＯＭ３０
４１がアクセスされ、出力端子０１〜０６がらシェーデ
ィング補正されたオリジナル画像データＤａが得られる
。

（４）、拡大縮小の原理 拡大縮小の原理は、例えば拡大（倍率１２４　／６４で
のサンプリング）では、第６図に示すように行なう。す
なわち、この第６図はサンプリングのタイミングを示す
ものであるが、６４／１２４　（＝０．５１６１３）を
サンプリングタイミングのステップ幅とし、オリジナル
画像データの隣接する画素データの位置の比較により、
予め決めた補間データを選択する選択データを求め、こ
れにより補間データを得て、これをを変換画像データと
する。この例では、オリジナル画像データをＤｏ、　Ｄ
ｉ、　Ｄ２．　Ｄ３．　Ｄ４とし、その各々の階調レベ
ルをＯ，Ｆ、　Ｐ、　Ｏ，Ｏとした。各オリジナル画像
データ間の単位距離は１である。よって、サンプリング
位置により選択データはノルマライズされて、 ｏ、ｏｏｏｏｏ→０　（ＳＯ） ０．５１６１３→８（Ｓｌ） １．０３２２６→Ｏ（Ｓ２） １．５４８３９→８　（Ｓ３） となる。左側がサンプリング位置である。右側のカッコ
内はサンプリング順を示し、その左側の記号が選択デー
タを示す。この選択データによって得られる補間データ
、つまり変換画像データは第６図の例では０（Ｓｏ）　
、８（Ｓｌ）　、Ｆ（Ｓ２）　、Ｆ（Ｓ３）　−・・と
なる。カッコの左側の記号がその変換画像データである
。

一方、縮小（倍率３３／６４でのサンプリング）では、
第７図に示すように行なう。ステップ幅は、６４／３３
　（＝１．９３９３９）となる。各オリジナル画像デー
タは第６図と同一である。この場合は、オリジナル画像
データが間引かれ、得られる変換画像データの数は減少
する。この場合の選択データはノルマライズされて、 ｏ、ｏｏｏｏｏ→Ｏ（ＳＯ） １．９３９３９−Ｆ（ＳＬ） ３．８７８７９→Ｅ　（Ｓ２） となり、変換画像データはＯ（ＳＯ）、Ｆ（ＳＬ）、Ｏ
（Ｓ２）・・・となる。

（５）、拡大縮小回路 以下の説明では入力されるオリジナル画像データＤａは
４ビツト、倍率は０．５〜２．０で１．５％刻みである
とし、１．５％の近似として×７６４を用いる。

原理的には、サンプリング周期が変わったのと同等の動
作をさせるように回路が構成されており、拡大時には変
換画像データはオリジナル画像データ数よりも増え、縮
小時にはオリジナル画像データが間引かれて変換画像デ
ータ数は減少する。

そして、オリジナル画像の主走査方向の拡大縮小は、拡
大縮小回路４を用いて電気的に行ない、副走査方向の拡
大縮小はＣＣＤ３００の露光時間は一定にしておいて副
走査の移動速度を変えて行なう。

つまり、その副走査速度を遅くすると拡大、速くすると
縮小されることになる。

タイミング発生回路４００は原稿読取部３の同期制御回
路３０５からのタイミング信号であるクロックＣＬＫＩ
、水平同期信号Ｈ−ＳＹＮＣ１主走査方向有効信号Ｈ−
ＶＡＬＩＤ　、副走査方向有効信号Ｖ−ＶＡＬＩＤを基
にして回路全体のタイミング信号を発生する。その信号
中にはクロックＣＬＫＩの二倍の周波数のクロックＣＬ
Ｋ２もある。

入力する４ビツトのオリジナル画像データＤａは、クロ
ックＣＬＫＩを受けるラッチ４０１　、４０２によって
シフトされて、１画素分だけずれたＤａｌ　、Ｄａ２と
して得られ、予め２点間の上記した補間データがテーブ
ルとして格納されている補間ＲＯＭ４０３のアドレス信
号となる。別表−１は補間データのテーブル内容の一部
分を示したもので、実際には別表−２の姿で１７０Ｍ４
０３に書き込まれていて、２点間の直線補間された補間
データＤｂが記憶されている。この補間ＲＯＭ４０３の
アドレスとしては、端子Ａ４〜Ａ７．　Ａ８〜Ａｌｌに
入力する２点の各々のオリジナル画像データＤａｌ。

Ｄａ２と、直線で補間したどの位置を出力するかの選択
データＳＤ　（端子ＡＯ〜Ａ３に入力する）が与えられ
る。そして、補間ＲＯＭ　４０３はこれら３者によるア
ドレスが与えられると予め記憶している４ビツトの補間
データＤｂをラッチ４０４に出力する。

一方、データ選択テーブル４０５は、外部から設定され
る倍率とタイミング発生回路４００からのクロックＣＬ
Ｋ２をカウントするカウント回路４０６のカラン１−値
によりアドレスされ、テーブルから選択データ信号ＳＤ
と拡大縮小時の処理タイミング信号ＴＤを出力する。処
理タイミング信号↑Ｄはラッチ４０７゜４０８でクロッ
クＣＬＫ２により同期をとられた後にゲート回路４０９
に入力し、そのクロックＣＬＫ２を通過させるかそれと
も遮断するかをコントロールする。

ゲート回路４０９によりコントロールされたクロックが
後記する書込みクロックＣＬＫ３となる。

別表−３に１２４／６４　（拡大）、別表−４に３３／
６４　（縮小）の場合のデータ選択テーブル４０５のテ
ーブルの一部の内容を示した。これらにおいて、出力デ
ータ８ビツトの内、上位４ビツトが補間ＲＯＭ４０３の
上記した選択データＳＤとなるデータ、下位４ビツト（
この場合はＯｌ”１のみ）が書込みクロックＣＬＫ３を
出力する「１」か、しない’ＯＪかをコントロールする
ための処理タイミングデータＴＤである。第９図（ａ）
、（ｂｌに１２４／６４　（拡大）、３３／６４　　（
縮小）のタイミングチャートを示す。

拡大（１２４／６４）時に変換された画像データＤｂは
別表−５に示すようになる。この変換された変換画像デ
ータＳｏ　−Ｓ９の時、書込みクロックＣＬＫ３が出力
されて、後段の２値化回路４１０に送られる。

一方、縮小（３３／６４）の場合は間引きされるデータ
があるため、変換画像データＤｂは表−６に示すように
出力される。ここで、変換画像データが無効データ或い
は間引きデータの時は、書込みクロッりＣＬＫ３は出力
されない。無効データとは回路の基準クロックＣＬＫ２
を基準クロックＣＬＫＩの２倍に合わせているために縮
小時に出力されるデータ、また間引きデータとは縮小時
にオリジナル画像データＤａから変換画像データＤｂを
作らないタイミングで出力されるデータである。

そして、上記のようにして拡大成いは縮小処理により得
られた変換画像データＤｂは、書込みクロックと同期し
て、後段の２値化回路４１０に送られ、ディザＲＯＭ４
１１の閾値と比較されて、２値データとして記録装置２
に出力される。ディザＲＯＭ４１１は水平同期信号Ｈ−
ＳＹＮＣをカウントする副走査カウンタ４１２と書込み
クロックＣＬＫ３をカウントする主走査カウンタ４１３
のカウント値により、アドレスされる。

このように、主走査カウンタ４１２のクロックを内部で
の処理クロック（書込みクロックＣＬＫ３）としている
ため、倍率により画像データの増減があっても、ディザ
パターン周期が変化することはない。なお、実施例では
、主走査方向のみ（つまり１次元方向のみ）の拡大縮小
の場合について説明したが、副走査方向を含めた２次元
で行なうこともできる。

（６）、実施例の総括 以上のように、本実施例では、拡大縮小処理で用いた書
込みクロックＣＬに３をディザＲＯＭの読出クロックと
しているので、倍率によりディザパターンが変化するこ
とはない。また、ＲＯＭテーブルを用いて回路を構成し
ているため、動作のタイミング取りが簡単となる。゛ま
た、倍率による情報をデータ選択ＲＯＭとして持ってい
るので、特定の倍率でもその設定が可能となる。更に、
画像データを補間した後に異なる周期のクロックでサン
プリンクする方式ではないので、補間ＲＯＭ等において
も、特に高速のＲＯＭを用意する必要はな（、例えば２
倍までの拡大処理を行なう場合であれば、画像読取りロ
ックの２倍の速度があれば良い。更に、本実施例では、
完全に画像データを補間したデータを用いて拡大縮小し
ているので、画質が良く高速処理が可能となる。

〔発明の効果〕

以上から本発明によれば、拡大縮小処理で用いた処理ク
ロックを２値化のための闇値マトリクスの閾値読出タイ
ミング信号としているので、拡大縮小処理により画像デ
ータ数の増減があっても、ディザパターン周期が変化す
るこはない。

−水災ニ上〔その１〕　（補間テーブルの内容の例）別
表−１〔その２〕 −別表二重〔その３〕 一χ人ユニ〔その４〕 一二〇−への！哨ロト■■く−○ω口霞＋： ゛」 コ１１ ＋− ）　へ＼ コ　　１１

【図面の簡単な説明】

第１図は画像処理装置の基本構成を示す図、第２図は原
稿読取装置の内部ブロック図、第３図（ａｌ、（ｂ）は
原稿読取のタイミングチャート、第４図はシェーディン
グ補正の原理の説明図、第５図はシェーディング補正回
路の詳細図、第６図は拡大倍率の場合のサンプリング説
明図、第７図は縮小倍率の場合のサンプリング説明図、
第８図は拡大縮小回路の回路図、第９図（ａ）、（ｂ）
は拡大、縮小のタイミングチャートである。 代理人　弁理士　長　尾　常　明 ＡＤＲＣＬＫＩ聞Ｅ 第９図 （ａ） β知ミニ山痕 刀θ仁とと止 １、事件の表示 昭和６１年特許願第０９４４２６号 ２、発明の名称 データの２値化について改良した画像処理装置３、補正
をする者 事件との関係　　特許出願人 住　　所　　東京都新宿区西新宿１丁目２６番２号名　
　称　　（１２７）　　小西六写真工業株式会社４、代
理人

Claims (1)

【特許請求の範囲】
1. （１）、光電変換素子を用いて得た原稿画像情報に所定
   の倍率で拡大縮小処理を施す画像処理装置において、 上記拡大縮小処理で用いた処理クロックを２値化のため
   の閾値マトリクスの閾値読出タイミング信号としたこと
   を特徴とする画像処理装置。