JPH0638028A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 走査速度を所定範囲内に抑えながら、画質を
劣化させることなくかつ簡単に、副走査方向の多段階の
縮小を行う。 【構成】 画像読取装置は、原稿フィード用モータ５
と、モータ５を制御するモータ制御部６と、原稿を読み
取るイメージセンサ３０８と、イメージセンサ３０８の
出力画像データを処理する画像処理部２１４と、モータ
制御部６および画像処理部２１４を制御するシステム制
御部７と、システム制御部７に接続されたコントロール
パネル２１３とを備えている。システム制御部７はモー
タ制御部６を制御して走査速度を変えることによって副
走査方向の縮小倍率を変化させるが、縮小倍率が所定値
未満になったら走査速度を本来の速度の半分にすると共
に画像処理部２１４においてライン数を半分にする画像
処理を行わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿を光学的に走査し
て画像情報を得る画像読取装置に関する。

【０００２】

【従来の技術】ディジタル複写機、ファクシミリ装置等
の画像入出力システムでは、その入力手段として、原稿
を光走査して画素単位に走査、サンプリングして１ライ
ンごとに光電変換して読み取る電荷結合素子（以下、Ｃ
ＣＤと記す。）等の光電変換素子を用い、画像情報を得
る画像読取装置が良く知られている。

【０００３】この画像読取装置において、副走査方向の
縮小を行う方法としては、例えば特開昭６３−２２８８
７９号公報に示されるように原稿の走査速度を変える方
法が知られている。この方法は光電変換素子の駆動周期
を変えずに走査速度を変え、副走査方向のライン単位の
サンプリングを粗密にする方法である。この方法では、
拡大時には走査速度を倍率に反比例して遅くし、ライン
単位で原稿面を密に読み取り、縮小時には走査速度を倍
率に反比例して速くし、ライン単位で原稿面を粗に読み
取ることにより縮拡大を実現する。

【０００４】また、副走査方向の縮小を行う方法として
は他に、例えば特開平２−７５２６８号公報に示される
ようにラインを間引く方法が知られている。

【０００５】

【発明が解決しようとする課題】原稿の走査速度を変え
て副走査方向の縮小を行う方法の場合、倍率が小さくな
るほど走査速度は速くなる。しかしながら、近年では読
み取り速度向上が望まれており、１００％時における走
査速度が速くなってきている。そのため、縮小時には、
走査速度もそれに従って速くなるので、原稿搬送型の読
取装置では原稿の破損を起こしやすくなり、また、原稿
のエッジ部でオペレータがけがをしかねないという問題
点がある。また、原稿送りモータの精度が低下し、画像
が劣化するという問題点もある。

【０００６】また、ラインを間引いて副走査方向の縮小
を行う方法の場合、画質の劣化を防止するためには、前
記特開平２−７５２６８号公報に示されるように副走査
方向の複雑な駆動が必要になったり、補間等の複雑な画
像処理が必要になるという問題点がある。

【０００７】そこで本発明の目的は、走査速度を所定範
囲内に抑えながら、画質を劣化させることなくかつ簡単
に、副走査方向の多段階の縮小を実現できるようにした
画像読取装置を提供することにある。

【０００８】

【課題を解決するための手段】請求項１記載の発明の画
像読取装置は、図１の概念図に示すように、原稿をライ
ン単位で読み取ると共に副走査方向の走査を行って原稿
の画像情報を得る読取手段１と、この読取手段１におけ
る副走査方向の走査速度を制御する走査速度制御手段２
と、読取手段１によって得られる画像情報に対して、ラ
イン数を減少させる画像処理を行うライン数減少手段３
と、走査速度制御手段２による走査速度の制御とライン
数減少手段３による画像処理とを用いて、画像情報の副
走査方向の多段階の縮小を行う縮小制御手段４とを備え
たものである。

【０００９】この画像読取装置では、走査速度制御手段
２による走査速度の制御とライン数減少手段３による画
像処理の双方を用いて、縮小制御手段４によって多段階
の縮小を行う。走査速度の制御のみによる場合には、縮
小倍率が小さくなるにつれて走査速度が単調に増加する
が、本発明によれば、縮小倍率がある程度小さくなった
ら、ライン数を減少させる画像処理を併用することによ
り、この画像処理を行わない場合に比べて走査速度を小
さくすることができる。

【００１０】請求項２記載の画像読取装置は、請求項１
記載の発明において、縮小制御手段が、第１の縮小倍率
の範囲内では、ライン数減少手段によってライン数を減
少させる画像処理を行うことなく縮小倍率に応じて走査
速度を変えることによって縮小を行い、第１の縮小倍率
の範囲内の倍率よりも小さい倍率の第２の縮小倍率の範
囲内では、ライン数減少手段によってライン数を減少さ
せる画像処理を行いかつ縮小倍率に応じて走査速度を変
えることによって縮小を行うものである。

【００１１】請求項３記載の画像読取装置は、請求項２
記載の発明において、縮小制御手段が、ライン数を減少
させる画像処理を行わないとした場合に各縮小倍率の縮
小を実現するための走査速度としての仮想走査速度を想
定し、第１の縮小倍率の範囲内では仮想走査速度を実際
の走査速度とし、第２の縮小倍率の範囲内では仮想走査
速度に対してライン数減少手段によってラインを減少さ
せる割合を掛けた値を実際の走査速度とするものであ
る。

【００１２】請求項４記載の画像読取装置は、請求項１
記載の発明において、ライン数減少手段が、画像情報を
ライン単位で周期的に間引く手段を含むものである。

【００１３】請求項５記載の画像読取装置は、請求項１
記載の発明において、ライン数減少手段が、複数ライン
の画像情報の論理和を求める手段を含むものである。

【００１４】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２ないし図１２は本発明の一実施例に係
るものである。本実施例は、本発明の画像読取装置をデ
ィジタル複写機に適用した例である。

【００１５】図２は本実施例の概略の構成を示すブロッ
ク図である。この図に示すように、本実施例のディジタ
ル複写機は、原稿を搬送するための原稿フィード用モー
タ５と、このモータ５を制御するモータ制御部６と、原
稿を読み取るイメージセンサ３０８と、このイメージセ
ンサ３０８の出力画像データを処理する画像処理部２１
４と、モータ制御部６および画像処理部２１４を制御す
るシステム制御部７と、このシステム制御部７に接続さ
れたコントロールパネル２１３とを備えている。イメー
ジセンサ３０８は原稿をライン単位で読み取り、画像情
報をライン単位で出力する。画像処理部２１４は、イメ
ージセンサ３０８からの画像情報に対して、ライン数を
減少させる画像処理を行う機能を有している。そして、
システム制御部７は、モータ制御部６と画像処理部２１
４とを制御して画像情報の副走査方向の縮小を行わせる
ようになっている。

【００１６】次に、本実施例のディジタル複写機につい
て詳しく説明する。このディジタル複写機は、フルカラ
ーイメージセンサで原稿を読み取り、種々の画像処理、
画像編集を行った画像データを蓄えるページメモリを搭
載したイメージスキャナ部と、このイメージスキャナ部
で蓄えられた画像データを２色でプリントするプリント
部とで構成されている。イメージスキャナ部には、コピ
ー枚数や種々の画像処理・編集機能等をユーザが指定す
るためのコントロールパネルが設けられており、このコ
ントロールパネルによる指定によって所望のコピーを得
ることができるようになっている。

【００１７】図３はイメージスキャナ部の構成を示すブ
ロック図である。イメージスキャナ部２２０は、ＣＣＤ
を用いたイメージセンサ３０８を有し、このイメージセ
ンサ３０８はＣＣＤドライブ回路２００上に取り付けら
れている。ＣＣＤドライブ回路２００の後段には順に、
アナログ回路２０１、ビデオ（１）回路２０２、ビデオ
（２）回路２０３、カラー回路２０４、ディジタルフィ
ルタ回路（以下、ＤＦ回路と記す。）２０６および中間
調処理回路（以下、ＨＴＰ回路と記す。）２０７が設け
られている。また、カラー回路２０４には領域認識回路
（以下、ＡＲ回路と記す。）２０５が接続され、ＨＴＰ
回路２０７には編集回路（以下、ＥＤＩＴ回路と記
す。）２０８が接続されている。また、ビデオ（１）回
路２０２〜ＨＴＰ回路２０７、ＡＲ回路２０５およびＥ
ＤＩＴ回路２０８とこれらを制御する中央処理装置（以
下、ＣＰＵと記す。）（１）回路２０９とは、システム
バスの規格の一つであるＶＭＥバス１６によって互いに
接続されている。また、回路２０２〜２０８を画像処理
部２１４とする。また、イメージスキャナ部２２０は原
稿フィード用モータ５と、このモータを制御するモータ
制御部６とを備え、モータ制御部６はＶＭＥバス１６に
接続されている。

【００１８】ＨＴＰ回路２０７の後段にはデータ処理回
路２１０が接続されている。このデータ処理回路２１０
にはＣＰＵ（２）回路２１１およびページメモリ回路２
１２が接続されている。また、ＣＰＵ（２）回路２１１
にはコントロールパネル２１３が接続されている。デー
タ処理回路２１０は画像データ２１５をプリント部２２
１に出力すると共に、プリント部２２１からの制御信号
２３８を入力するようになっている。また、ＣＰＵ
（２）回路２１１は制御データ線１２０を介してＣＰＵ
（１）回路２０９と接続されていると共に、制御データ
線２３７を介してプリント部２３６の制御部に接続され
ている。

【００１９】なお、図３におけるＣＰＵ（１）回路２０
９が図２におけるシステム制御部７に対応する。

【００２０】図４はプリント部の構成を示すブロック図
である。プリント部２２１は、イメージスキャナ部２２
０からの画像データ２１５を入力するデータ分離部２３
１と、このデータ分離部２３１の後段に設けられた第１
色画像データメモリ２３２および第２色画像データメモ
リ２３４と、第１色画像データメモリ２３２の後段に設
けられた第１色レーザ駆動部２３３と、第２色画像デー
タメモリ２３４の後段に設けられた第２色レーザ駆動部
２３５と、以上の各部を制御する制御部２３６とを備え
ている。制御部２３６は制御データ線２３７を介してイ
メージスキャナ部２２０のＣＰＵ（２）回路２１１に接
続されていると共に、制御信号２３８をイメージスキャ
ナ部２２０のデータ処理回路２１０へ送るようになって
いる。

【００２１】図５はイメージスキャナ部の断面の一部を
示す説明図である。イメージスキャナ部は、原稿搬送路
を形成する上下２枚のガイド板３００ａ、３００ｂと、
上側のガイド板３００ａの上方に設けられた複数の原稿
フィードローラ３０２、３０３と、下側のガイド板３０
０ｂの下方に設けられ原稿フィードローラ３０２、３０
３と共に原稿３１０をニップする複数のローラ３０４、
３０５とを備えている。また、原稿搬送路の途中の下側
にはプラテンガラス３１６が設けられ、このプラテンガ
ラス３１６上にプラテンローラ３１１が設けられてい
る。また、プラテンガラス３１６の下側には光源３０６
と、イメージセンサ３０８と、光源３０６によって照明
された原稿３１０の像をイメージセンサ３０８上に結像
する収束性ロッドレンズアレー３０９とが設けられてい
る。また、原稿挿入部には原稿３１０を検出するフィー
ドインセンサ３０１が設けられている。

【００２２】図６はＣＰＵ（１）回路２０９のブロック
図である。ＣＰＵ（１）回路２０９は、ＣＰＵ１１１、
タイマ１１２、リード・オンリ・メモリ（以下、ＲＯＭ
と記す。）１１３、ランダム・アクセス・メモリ（以
下、ＲＡＭと記す。）１１４、ＶＭＥバスインタフェー
ス（以下、ＶＭＥバスＩ／Ｆと記す。）１１５、出力制
御部１１６、入力制御部１１７およびシリアル通信部１
１８を備え、これらはバスによって互いに接続されてい
る。ＶＭＥバスＩ／Ｆ１１５はＶＭＥバス１６に接続さ
れ、シリアル通信部１１８は制御データ線１２０に接続
されている。このＣＰＵ（１）回路２０９は、ＲＡＭ１
１４をワークエリアとして、ＲＯＭ１１３に格納された
プログラムを実行することによって、画像処理部２１４
内の各回路およびモータ制御部６の制御およびＣＰＵ
（２）回路２１１との通信を行うようになっている。

【００２３】イメージスキャナ部２２０では、まず図３
において、ユーザが所望のコピー枚数や拡大縮小等の各
種の画像処理・編集情報をコントロールパネル２１３か
ら指定すると、ＣＰＵ（２）回路２１１上のＣＰＵが制
御データ線１２０を通してＣＰＵ（１）回路２０９上の
ＣＰＵ１１１に対して、コントロールパネル２１３で選
択されている各種の画像処理・編集情報を送る。また、
ＣＰＵ（２）回路２１１上のＣＰＵは、コントロールパ
ネル２１３によって選択されている用紙サイズ等の情報
を制御データ線２３７を通してプリント部２２１の制御
部２３６へ送る。

【００２４】図６において、制御データ線１２０を通し
て送られてきた各種の画像処理・編集情報は、シリアル
通信部１１８を介してＣＰＵ（１）回路２０９に取り込
まれ、ＣＰＵ１１１によって解読される。ＣＰＵ１１１
は画像処理・編集情報に対応した各種のパラメータ（制
御データ）をＶＭＥバスＩ／Ｆ１１５、ＶＭＥバス１６
を通して画像処理部２１４やモータ制御部６に送り、設
定する。

【００２５】次に、図５において、イメージスキャナ部
２２０に原稿３１０を挿入すると、フィードインセンサ
３０１がオンし、これを図６のＣＰＵ（１）回路２０９
の入力制御部１１７を通してＣＰＵ１１１が検知し、モ
ータ制御部６を介して原稿フィード用モータ５を駆動
し、原稿３１０が原稿フィードローラ３０２、３０３で
搬送される。搬送された原稿３１０がプラテンローラ３
１１に達すると、光源３０６によって照射され原稿３１
０で反射した光３０７がイメージセンサ３０８に入射
し、ＣＣＤドライブ回路２００によって駆動されるイメ
ージセンサ３０８によって原稿像が読み取られ、ＣＣＤ
ビデオ信号９がアナログ回路２０１によって順次処理さ
れていく。

【００２６】アナログ回路２０１では、ＣＣＤドライブ
回路２００からのＣＣＤビデオ信号９から有効な画像信
号が抽出され、自動利得制御、イメージセンサ３０８の
暗電流による出力変化の除去、自動オフセット制御が行
われ、アナログ−ディジタル変換された画像データがビ
デオ（１）回路２０２に送られる。

【００２７】ビデオ（１）回路２０２では、アナログ回
路２０１からの画像データに対して、赤、緑、青（以
下、Ｒ、Ｇ、Ｂと記す。）のデータがシリアルに並んだ
データ列をＲ、Ｇ、Ｂごとの画素データ列に直す処理
や、暗シェーディング補正等が行われる。なお、暗シェ
ーディング補正とは、黒色基準面を読み取った画像デー
タを各画素ごとにメモリに記憶しておき、実際に原稿を
読み取ったときの各画素の画像データから各画素ごとに
記憶していた黒色基準面読取データを減算する処理であ
る。

【００２８】ビデオ（２）回路２０３では、ビデオ
（１）回路２０２からの画像データに対して、明シェー
ディング補正や、Ｒ、Ｇ、Ｂの読み取り位置が同一仮想
点となるような補正を行うＲＧＢ位置ずれ補正等が行わ
れる。なお、明シェーディング補正とは、白色基準面を
読み取った画像データを各画素ごとにメモリに記憶して
おき、実際に原稿を読み取ったときの各画素の画像デー
タを、記憶していた各画素ごとの白色基準面読取データ
で正規化（除算）する処理である。また、本実施例で
は、このビデオ（２）回路２０３内に、ライン数を減少
させる画像処理を行う機能が含まれている。

【００２９】カラー回路２０４では、原稿上の画像の色
を判断する処理や、色編集や、濃度補正等が行われる。
色編集とは、原稿上のどの色を何色でプリントするかの
指定や、消去する色の指定等を行うものである。

【００３０】ＡＲ回路２０５は、カラー回路２０４で判
断された画像の色の情報を基に、マーカーペンを用いて
原稿上に書かれたマーカーに囲まれた領域を検出し、こ
の領域の情報をカラー回路２０４に送る。そして、カラ
ー回路２０４はＡＲ回路２０５で検出された領域ごとに
前述のような色の指定ができるようになっている。

【００３１】ＤＦ回路２０６では、カラー回路２０４か
らの出力に対して、原稿の地肌部を白くする処理や、デ
ィジタルフィルタによる選択されている画像モードに応
じたエッジ強調やスムージング処理等が行われる。

【００３２】ＨＴＰ回路２０７では、縮拡大処理や、濃
度調整や、画像データを面積階調をとったＮ値化データ
に変換する中間調処理が行われ、このＮ値化されたデー
タ９７がデータ処理回路２１０に出力される。

【００３３】ＥＤＩＴ回路２０８では、原稿上にマーカ
ーで書かれた点やコントロールパネル２１３から指定さ
れた点によって指定される矩形領域を認識する処理や、
ミラー編集、ネガポジ編集、濃度調整、あみかけ編集等
の編集処理が行われる。

【００３４】図３において、データ処理回路２１０はＨ
ＴＰ回路２０７から送られてきた画像データをページメ
モリ回路２１２に送り、このページメモリ回路２１２内
のページメモリに記憶する。このようにして原稿を全て
読み終えたら、ＣＰＵ（１）回路２０９のＣＰＵ１１１
は、制御データ線１２０を通してＣＰＵ（２）回路２１
１のＣＰＵに情報を送る。すると、ＣＰＵ（２）回路２
１１のＣＰＵは、制御データ線２３７を通してプリント
部２２１の制御部２３６に用紙の搬送とページメモリ内
に画像データが記憶されていることを連絡する。

【００３５】図４において、プリント部２２１の制御部
２３６は所定の用紙を搬送すると共に、制御信号２３８
によってデータ処理回路２１０からページメモリ内の画
像データ２１５を所定のタイミングで読み出す。読み出
された画像データ２１５はデータ分離部２３１に送られ
る。データ分離部２３１は、出力色を指定するサブカラ
ーフラグによって濃度データを振り分ける機能を持って
おり、例えばサブカラーフラグが“０”のときは濃度デ
ータを第１色画像データメモリ２３２に送り、第２色画
像データメモリ２３４には白データを送り、サブカラー
フラグが“１”のときは濃度データを第２色画像データ
メモリ２３４に送り、第１色画像データメモリ２３２に
は白データを送る。プリント部２２１はゼログラフィ技
術を用いてプリントするものであり、チャージコロトロ
ン、現像器等は第１色用と第２色用の２つを持ってお
り、感光体（ドラム）上の２色画像を用紙に同時に転写
し、定着を行うものである。そして、露光用の半導体レ
ーザは、第１色用と第２色用をそれぞれ設け、これを画
像データを基に駆動制御するのが、第１色レーザ駆動部
２３３および第２色レーザ駆動部２３５である。

【００３６】次に、図７を参照して本実施例における副
走査方向の縮小の原理について説明する。なお、（ａ）
においてｘは主走査方向、ｙは副走査方向を示す。い
ま、縮小倍率１００％（等倍）において、（ａ）に示す
ように原稿を走査すると（ｂ）に示すようにプリントさ
れるものとする。そして、縮小時には、走査速度を縮小
倍率に反比例して速くする。すると、（ｃ）に示すよう
に、縮小倍率１００％のときよりもサンプリングされる
ラインとラインの間隔が広くなる。このように走査して
得られた画像データを、縮小倍率１００％時と同様に処
理すると、（ｄ）に示すように副走査方向に縮小されて
プリントされる。

【００３７】図８は本実施例における縮小倍率と走査速
度の関係を示す説明図である。この図において符号１４
０は、ライン数を減少させる画像処理を行わないとした
場合に各縮小倍率の縮小を実現するための走査速度とし
て想定された仮想走査速度である。この仮想走査速度１
４０は縮小倍率が小さくなるに従って速くなる。従来
は、全ての縮小倍率について仮想走査速度１４０を走査
速度として副走査方向の縮小を行っていたため、縮小倍
率が小さくなると原稿搬送速度が速すぎて原稿破損、オ
ペレータのけが等の発生のおそれがあった。

【００３８】そこで本実施例では、図８において実線で
示すように、１００％からある縮小倍率例えば５０％ま
での範囲では走査速度を仮想走査速度１４０と一致さ
せ、５０％未満の範囲では走査速度を仮想走査速度１４
０の半分にする。これだけでは、サンプリングされるラ
インの密度が２倍になってしまう。そこで、図７（ｅ）
に示すように、イメージセンサ３０８で読み取った画像
データのライン数を半分にする画像処理を併せて行う。
なお、（ｅ）において実線で示すラインが有効なライン
で、破線で示すラインが除かれるラインである。ライン
数を半分にする画像処理としては、ラインを間引く処理
や、２ラインごとの論理和を求める処理がある。このよ
うに、ある縮小倍率未満において、走査速度を仮想走査
速度１４０の半分にすると共に、ライン数を半分にする
画像処理を行うことにより、図８に示すように走査速度
が速くなりすぎることを防止できる。走査速度を仮想走
査速度１４０よりも遅くする割合およびライン数を減少
させる割合は共に１／２に限らないが、相互に依存し、
仮想走査速度１４０に対してラインを減少させる割合を
掛けた値が実際の走査速度となる。

【００３９】本実施例において、図２のコントロールパ
ネル２１３から５０％未満の縮小倍率が設定されると、
システム制御部７は、モータ制御部６へ走査速度を仮想
走査速度１４０の半分にするような制御データを送ると
共に、画像処理部２１４へライン数を半分にする処理を
指示する制御データを送る。これにより、原稿フィード
用モータ５によって、仮想走査速度１４０の半分の走査
速度となるように原稿が搬送され、イメージセンサ３０
８によって得られた画像データに対しては、画像処理部
２１４にてライン数を半分にする処理を行われて、コン
トロールパネル２１３から設定された縮小倍率の副走査
方向の縮小が実現される。

【００４０】なお、副走査方向の拡大は走査速度を倍率
に反比例して遅くすることによって実現される。また、
主走査方向の拡大縮小はＨＴＰ回路２０７内で行われ
る。

【００４１】図９はラインを間引く処理を行う回路の一
例を示すブロック図である。この回路は、システム制御
部７（ＣＰＵ（１）回路２０９）からのデータ間引きの
ための制御データ１５５を保持するレジスタ１５１と、
このレジスタ１５１からの制御データを一方の入力とす
るオアゲート１５２と、このオアゲート１５２の出力を
入力とし、ラインデータ出力制御信号（以下、ラインシ
ンクという。）ＬＳをクロック入力とするＤ−フリップ
フロップ（以下、ＦＦと記す。）１５３と、このＦＦ１
５３の出力ＱとラインシンクＬＳの論理和をとり、処理
後のラインシンクＬＳＯＵＴとして出力するアンドゲー
ト１５４とを備えている。ＦＦ１５３の否定出力はオア
ゲート１５２の他方の入力になっている。データ間引き
のための制御データは、通常のモードのとき“Ｈ（ハ
イ）”、間引きモードのとき“Ｌ（ロー）”となる。ま
た、ラインシンクＬＳは、ラインごとの画像データの処
理タイミングを示す信号である。

【００４２】次に、図１０を参照して図９の回路の動作
について説明する。図１０は間引きモード時における図
９の回路の動作を示すタイミングチャートである。通常
のモードのときは制御データ１５５が“Ｈ”であり、Ｆ
Ｆ１５３の出力Ｑは常に“Ｈ”となり、ラインシンクＬ
Ｓはアンドゲート１５４をそのまま通過してＬＳＯＵＴ
となる。一方、間引きモードのときは制御データ１５５
が“Ｌ”であり、ＦＦ１５３の出力Ｑは１ラインごとに
“Ｈ”と“Ｌ”が切り換わる。従って、図１０（ａ）に
示すラインシンクＬＳはアンドゲート１５４において１
ラインおきに間引きされ、ＬＳＯＵＴは（ｂ）に示すよ
うになる。このＬＳＯＵＴに同期して処理を行う後段の
回路では、（ｃ）に示すような入力データに対して、
（ｄ）に示すような１ラインおきに間引きされたデータ
が出力される。

【００４３】図１１は２ラインの論理和を求める処理を
行う回路の一例を示すブロック図である。この回路は、
画像データ１７１を順次入力し一時保持するラッチ１６
１と、このラッチ１６１からの画像データを１ライン分
記憶するファーストイン・ファーストアウトメモリ（以
下、ＦＩＦＯと記す。）１６２と、このＦＩＦＯ１６２
の出力画像データを順次入力し一時保持するラッチ１６
３と、ラッチ１６１、１６３の出力の論理和をとる加算
器１６４と、この加算器１６４の出力データを順次入力
し一時保持するラッチ１６３と、ラッチ１６１、１６５
の各出力のうちの一方を選択して出力するセレクタ１６
５と、システム制御部７（ＣＰＵ（１）回路２０９）か
らの制御信号１７３を保持するレジスタ１６７と、制御
信号１７３に応じてラインシンクＬＳの間引き処理を行
い、ＬＳＯＵＴを出力するラインシンク処理回路１６８
とを備えている。レジスタ１６７の出力はセレクタ１６
６の制御信号になっている。また、ラインシンク処理回
路１６８は、図９の回路と同様のものである。なお、Ｆ
ＩＦＯはＲＡＭであっても良い。

【００４４】次に、図１２を参照して図１１の回路の動
作について説明する。図１２は図１０の回路の動作を示
すタイミングチャートである。図１２（ａ）に示すライ
ンシンクＬＳに同期して入力される（ｄ）に示す画像デ
ータ１７１は、ラインシンクＬＳに同期した（ｂ）に示
す書き込み信号によって、ＦＩＦＯ１６２に１ライン分
記憶される。そして、次のラインの画像データが入力さ
れるタイミングで、（ｃ）に示す読み出し信号によっ
て、（ｅ）に示すようにＦＩＦＯ１６２からデータが読
み出され、加算器１６４において次のラインの画像デー
タとの論理和が求められる。通常のモードのときは制御
データ１７３が“Ｈ”であり、セレクタ１６６はラッチ
１６１の出力を選択して出力する。すなわち入力画像デ
ータ１７１がそのまま出力画像データ１７２となる。一
方、論理和モードのときは制御データ１７３が“Ｌ”で
あり、セレクタ１６６はラッチ１６５の出力を選択して
出力する。すなわち、（ｆ）に示すような２ラインの論
理和データが出力画像データ１７２となる。なお、
（ｆ）においてＯＲ１〜ＯＲ４はそれぞれ、１ライン目
と２ライン目の論理和データ、２ライン目と３ライン目
の論理和データ、３ライン目と４ライン目の論理和デー
タ、４ライン目と５ライン目の論理和データを示す。

【００４５】しかし、これでは不要な論理和処理したラ
インデータ（ＯＲ２、ＯＲ４、…）が出力されるので、
これを除去するためにラインシンク処理回路１６８でラ
インシンクＬＳを１ラインおきに間引きして、（ｇ）に
示すＬＳＯＵＴとして後段の回路に出力する。このＬＳ
ＯＵＴに同期して処理を行う後段の回路では、１ライン
おきにラインデータを処理する。

【００４６】以上説明したように本実施例によれば、縮
小倍率が所定値未満になったら、走査速度を仮想走査速
度の半分にすると共に、ライン数を半分にする画像処理
を行うようにしたので、走査速度を所定範囲内に抑える
ことができ、原稿破損、オペレータのけが等の発生を防
止できると共に、原稿フィード用モータの精度の低下に
よる画像の劣化を防止することができる。

【００４７】なお、上記実施例では縮小倍率５０％のと
ころで走査速度の切り換えとライン数を半分にする画像
処理の切り換えを行っているが、実際にはこの切り換え
を行う縮小倍率は５０％以外のところ、例えば４７％で
行うのが望ましい。それは、縮小倍率５０％付近はユー
ザが頻繁に使用するところであり、４９％と５０％で極
端に原稿搬送速度が変化するとユーザに不信感を与えか
ねないからである。

【００４８】なお、上記実施例では縮小倍率が所定値未
満になったら走査速度を仮想走査速度の１／２にした
が、走査速度を仮想走査速度に対してどの程度遅くする
かは、１／２に限らず、原稿破損の可能性やオペレータ
の操作上の安全を考慮して決定されるものである。ま
た、走査速度を切り換える縮小倍率は５０％未満や４７
％未満に限らない。また、間引きする周期は２ラインに
１ラインとは限らず、論理和をとるライン数も２ライン
に限らず、常に、変化した副走査方向の走査速度に依存
するものである。

【００４９】

【発明の効果】以上説明したように請求項１ないし５記
載の発明によれば、走査速度の制御とライン数を減少さ
せる画像処理の双方を用いて、副走査方向の多段階の縮
小を行うようにしたので、走査速度を所定範囲内に抑え
ながら、画質を劣化させることなくかつ簡単に、副走査
方向の多段階の縮小を実現できるという効果がある。

【図面の簡単な説明】

【図１】 本発明の構成を示す概念図である。

【図２】 本発明の一実施例の概略の構成を示すブロッ
ク図である。

【図３】 一実施例のディジタル複写機のイメージスキ
ャナ部の構成を示すブロック図である。

【図４】 一実施例のディジタル複写機のプリント部の
構成を示すブロック図である。

【図５】 図３のイメージスキャナ部の断面の一部を示
す説明図である。

【図６】 図３のＣＰＵ（１）回路のブロック図であ
る。

【図７】 一実施例における副走査方向の縮小の原理を
説明するための説明図である。

【図８】 一実施例における縮小倍率と走査速度の関係
を示す説明図である。

【図９】 一実施例においてラインを間引く処理を行う
回路の一例を示すブロック図である。

【図１０】 図９の回路の動作を示すタイミングチャー
トである。

【図１１】 一実施例において２ラインの論理和を求め
る処理を行う回路の一例を示すブロック図である。

【図１２】 図１１の回路の動作を示すタイミングチャ
ートである。

【符号の説明】

５…原稿フィード用モータ、６…モータ制御部、７…シ
ステム制御部、２１３…コントロールパネル、２１４…
画像処理部、３０８…イメージセンサ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 原稿をライン単位で読み取ると共に副走
   査方向の走査を行って原稿の画像情報を得る読取手段
   と、 この読取手段における副走査方向の走査速度を制御する
   走査速度制御手段と、 前記読取手段によって得られる画像情報に対して、ライ
   ン数を減少させる画像処理を行うライン数減少手段と、 前記走査速度制御手段による走査速度の制御と前記ライ
   ン数減少手段による画像処理とを用いて、画像情報の副
   走査方向の多段階の縮小を行う縮小制御手段とを具備す
   ることを特徴とする画像読取装置。
2. 【請求項２】 前記縮小制御手段は、第１の縮小倍率の
   範囲内では、ライン数減少手段によってライン数を減少
   させる画像処理を行うことなく縮小倍率に応じて走査速
   度を変えることによって縮小を行い、前記第１の縮小倍
   率の範囲内の倍率よりも小さい倍率の第２の縮小倍率の
   範囲内では、ライン数減少手段によってライン数を減少
   させる画像処理を行いかつ縮小倍率に応じて走査速度を
   変えることによって縮小を行うことを特徴とする請求項
   １記載の画像読取装置。
3. 【請求項３】 前記縮小制御手段は、ライン数を減少さ
   せる画像処理を行わないとした場合に各縮小倍率の縮小
   を実現するための走査速度としての仮想走査速度を想定
   し、第１の縮小倍率の範囲内では前記仮想走査速度を実
   際の走査速度とし、第２の縮小倍率の範囲内では前記仮
   想走査速度に対してライン数減少手段によってラインを
   減少させる割合を掛けた値を実際の走査速度とすること
   を特徴とする請求項２記載の画像読取装置。
4. 【請求項４】 前記ライン数減少手段は、画像情報をラ
   イン単位で周期的に間引く手段を含むことを特徴とする
   請求項１記載の画像読取装置。
5. 【請求項５】 前記ライン数減少手段は、複数ラインの
   画像情報の論理和を求める手段を含むことを特徴とする
   請求項１記載の画像読取装置。