KR100271155B1 - 광전 변환 센서의 구동 신호 발생 회로 - Google Patents

Abstract

원고의 광학적 농도를 광전 변환하여 축적한 광전 변환 센서의 출력을 아날로그 쉬프트 레지스터를 통해 출력하기 위한 광전 변환 센서의 구동 신호 발생 회로가 개시되어 있다. 메인 클럭을 계수하고 데이터를 래치한 후 비교하여 한 부주사 라인의 노광 신호의 유효구간인 노광 구간의 시점을 결정하고, 광전 변환 센서의 축적된 아날로그 화상 출력 신호를 아날로그 쉬프팅 레지스터로 이동시키기 위한 쉬프팅 신호의 쉬프팅 구간의 시점을 결정한 후 노광구간의 종점과 쉬프팅 구간의 종점을 결정하여 노광 신호와 쉬프팅 신호를 제공하는 노광 구간 및 쉬프팅 구간의 시점/종점 결정부; 메인 클럭을 소정 분주 단위로 분주하는 클럭 분주기; 광전 변환 센서의 유형 선택 신호, 클럭분주기의 출력 제어 신호 및 노광 구간 및 쉬프팅 구간의 시점/종점 결정부의 출력인 노광 신호를 입력받아 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 출력하는 제 1 출력 제어 신호 발생부; 및 광전 변환 센서의 유형 선택 신호, 클럭분주기의 출력 및 제1 출력 제어 신호 발생부의 오아 논리 연산 결과를 입력받아 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 출력하는 제 2 출력 제어 신호 발생부로 구성된다. 따라서, 광전 변환(CCD) 센서의 종류 또는 각 센서 제조사에 따른 구동 회로의 변경없이 광전변환 센서의 구동 회로를 구성하여 효율성이 개선된다.

Description

광전 변환 센서의 구동 신호 발생 회로

본 발명은 원고 화상의 농도를 광전 변환에 의해 아날로그 신호로 출력하는 광전 변환 센서의 구동신호 발생 회로에 관한 것으로, 보다 상세하게는 광전 변환 센서의 제조회사나 제품에 따라 구동신호의 스펙이 일치하지 않으므로 아날로그 전압으로 축적된 신호를 쉬프트하여 출력하기 위한 제어 신호를 생성함으로써 다양한 형태의 광전 변환 센서에 적용할 수 있는 구동신호 발생 회로에 관한 것이다.

광전 변환 센서라 함은 CCD(Charge Coupled Device)를 말하는 것으로, 다르게는 전하 결합 소자, 광전 변환 센서 등으로 명명하기도 한다.

광전 변환(CCD) 센서를 이용하는 시스템으로는 디지탈 스틸 카메라(Digital Still Camera ; DSC), 동화상 카메라(Movie Camera), TV 카메라, 캠코더(Camcorder), 계조/칼라 스캐너(gray level/color scanner), 디지털 복사기(digital copyer), 복합기(MFP ; Multi-Function Peripheral)등이 있으며 광전 변환 센서를 상기 시스템에 적용할 수 있다.

특히, 이와 같은 시스템들 중에서 대중적인 친화성이 좋은 계조/칼라 스캐너와 같은 화상 스캐닝 장치는 인쇄물, 사진 사람의 손으로 작성한 메모 형태의 글자나 그림 등을 스캐닝(scanning)하기 위한 가장 일반적인 수단으로써, 복합기, 문서 번역기, CAD(Computer Aided Design)용 컴퓨터, 팩시밀리, 문자 인식기, 디지털 복사기 등의 필수 구성 요소인데, 여기서 광전 변환 센서를 시스템의 성능을 좌우하는 결정적인 구성 요소가 되고 있다.

최근 들어, 날로 발전의 기로에 있는 사무 자동화에 편승하여 디지털 복사기, 프린터, 스캐너 및 팩시밀리 등과 같은 사무 자동화 기기에 대한 수요가 급증하고 있음에 따라 각각의 사무 자동화 기기들은 각기 고유의 기능을 확장하기 위해 고성능으로 개발되고 있으며, 이와 더불어 독자적으로 사용되던 각각의 사무 자동화 기기를 일체형으로 개발하여 사용자에게 경제적 부담과 설치 공간을 경감시켜 주면서 동시에 복합 문서 출력 기능을 수행하는 제품이 생산ㆍ제공되고 있다. 이와 같은 기기를 일명 "복합기(Multi-Function Peripheral ; MFP)"라고 명명하는 데, 오늘날 복합기는 스캐너와 같은 화상 스캐닝 장치를 채택하여 이용하는 기기의 대표적인 용례가 되고 있다.

그러나, 현재 시판되는 광전 변환(CCD) 센서는 각 제조사의 제품마다 구동 주파수가 다르거나, 여러 가지 기능 또는 특성에 따라 원고 화상의 농도에 비례하여 축적된 전하를 출력하는 구동 신호에 사용하는 제어 신호의 종류, 또는 제어 신호의 구동시간의 사양들이 다르다. 광전변환 센서의 제조사에서는 당사의 제품에 대한 구동 조건 및 평가보드를 제공하고 있는데, 광전 변환 센서를 이용한 제품을 설계, 제작하는 경우에 있어서 광전 변환 센서를 변경하면 이에 따른 광전 변환 구동신호 발생회로도 변경해 주어야 하는 불편함이 존재한다.

다시 말해서, 각 제조사의 광전 변환 센서에 따라 노광 구간(tINT), 아날로그 쉬프트 레지스터의 쉬프팅 구간, 노광 시점에서 아날로그 쉬프트 레지스터의 동작 시점 간의 시간 간격, 아날로그 쉬프트 레지스터의 동작 구간인 쉬프팅 구간(tSH), 쉬프팅 구간의 종점에서 노광 구간(tINT)의 종점 간의 구간의 설정값이 다른 경우가 많고 아날로그 쉬프트 레지스터의 신호를 출력 단자쪽으로 이동시키기 위한 신호의 파형도 다르고, 기타 추가적으로 필요한 제어 신호의 개수, 사양, 타이밍 등이 다르므로 광전 변환 센서 구동부에 대해 일률적인 제어 사양이 적용이 불가능한 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 광전 변환 센서의 종류 또는 각 제조사에 따른 센서의 구동회로에 변경없이 어느 광전 변환 센서를 사용하더라도 적절하게 구동할 수 있고, 센서의 변동에 따른 회로 설계의 부담을 줄이고 시스템 설계를 용이하게 하기 위한 광전 변환(CCD) 센서의 구동신호 발생 회로를 제공함에 있다.

도 1은 본 발명에 적용된 화상 스캐닝 장치의 일 실시예를 나타낸 블럭도,

도 2는 본 발명의 일 실시예인 칼라 광전 변환 센서 구동부의 내부 회로도,

도 3은 도 2에 첨가되는 제어 데이터를 이용한 제어 신호 발생부를 나타낸 블록도,

도 4는 광전 변환 센서의 제어 신호 파형과 출력 신호를 나타낸 타이밍도,

도 5는 도 4에 도시한 쉬프팅 신호, 제1 출력 제어 신호 및 제2 출력 제어 신호의 특정 구간을 상세하게 나타낸 파형도,

도 6은 본 발명에 실시예인 도 2에 적용된 신호 파형도,

도 7은 도 2에 도시한 광전 변환 센서의 구동 신호 발생 회로의 타이밍을 나타낸 파형도,

도 8은 기타 출력 제어 신호를 생성한 블록도이다.

＜도면의 주요부분에 대한 부호의 설명＞

100: 노광 구간 및 쉬프팅 구간의 시점/종점 결정부

101: 로드 카운터(Load counter) 102 : 제1 플립플롭부

103: 제1 앤드 논리 연산부 104: 제1 계수기(Counter)

105: 비교기 106: T1 래치부

107: T2 래치부 108: T3 래치부

109: 제2 앤드 논리 연산부 110: 제2 플립플롭부

111: 제3 플립플롭부 112: 제4 앤드 논리 연산부

113: 제1 오아 논리 연산부 114: 제3 앤드 논리 연산부

120: 클럭분주기 130: 제1 출력 제어 신호 발생부

131: 제2 오아 논리 연산부 132: 제1 선택부

140: 제2 출력 제어 신호 발생부 141: 제1 인버팅 논리 연산부

142: 제2 인버팅 논리 연산부 143: 제2 선택부

170: 광전 변환 제어 신호 생성부 171: 제어 데이터 래치부

172: 클럭 계수부 173: 병렬/직렬선택부

174: 플립플롭부 175: 신호지연부

이와 같은 목적을 달성하기 위한 본 발명의 특징은,

원고의 광학적 농도를 광전 변환하여 축적한 광전 변환 센서의 출력을 아날로그 쉬프트 레지스터를 통해 출력하기 위한 광전 변환 센서의 구동신호 발생 회로에 있어서:

메인 클럭, 데이터 버스 및 로우시 동작하는 신호를 입력받아, 시스템의 메인 클럭을 계수하고 데이터를 래치한 후 비교하여 한 부주사 라인의 노광 신호의 유효구간인 노광 구간의 시점을 결정하고, 상기 노광 구간의 시점이 결정됨에 따라 상기 메인 클럭을 계수하여 상기 광전 변환 센서의 축적된 아날로그 화상 출력 신호를 아날로그 쉬프트 레지스터로 이동시키기 위한 쉬프팅 신호의 쉬프팅 구간의 시점을 결정한 후 상기 노광구간의 종점과 쉬프팅 구간의 종점을 결정하여 상기 노광 신호와 쉬프팅 신호를 제공하는 노광 구간 및 쉬프팅 구간의 시점/종점 결정부;

상기 광전 변환 센서의 유형에 대응하여 상기 아날로그 쉬프트 레지스터에 기록된 신호를 출력단을 통해 순차적으로 출력하기 위한 출력 제어 신호를 발생하기 위해, 상기 메인 클럭을 소정 분주 단위로 분주하는 클럭 분주기;

광전 변환 센서의 유형 선택 신호, 상기 클럭분주기의 출력 제어 신호 및 상기 노광 구간 및 쉬프팅 구간의 시점/종점 결정부의 출력인 노광 신호를 입력받아 오아 논리 연산(OR logic operation)한 제 2 오아 논리 연산 결과와 상기 클럭 분주기의 출력을 상기 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 제 1 출력 제어 신호를 출력하고 상기 제 2 오아 논리 연산 결과를 제공하는 제 1 출력 제어 신호 발생부; 및

상기 광전 변환 센서의 유형 선택 신호, 상기 클럭분주기의 출력 제어 신호 및 상기 제 1 출력 제어 신호 발생부의 제 2 오아 논리 연산 결과를 입력받아 인버트 논리 연산한(INVERT logic operation) 인버팅 논리 연산 결과와 상기 클럭분주기의 출력을 인버트 논리 연산한 연산 결과를 상기 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 제 2 출력 제어 신호를 출력하는 제 2 출력 제어 신호 발생부로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로를 제공한다.

또한, 제어 신호를 비트 단위로 나타낸 제어 데이터를 데이터 버스를 통해 입력받아 저장하는 제어 데이터 래치부; 상기 메인 클럭을 계수하여 선택 신호를 발생하는 클럭 계수부; 상기 클럭 계수부로부터 출력되는 상기 선택 신호에 따라 상기 제어 데이터 래치부로부터 입력된 제어 데이터 한 비트 단위로 선택하여 출력하는 병렬/직렬 선택부; 상기 병렬/직렬 선택부의 출력을 입력받아 상기 메인 클럭에 따라 샘플링되어 출력을 발생하는 플립플롭부; 및 동기를 맞추기 위해 상기 플립플롭부의 출력을 입력받아 소정 시간 동안 지연시켜 출력하는 신호 지연부로 구성된, 적어도 하나 이상의 제어 신호 발생부를 더 포함하는 것을 특징으로하는 광전 변환 센서의 구동 신호 발생 회로를 제공한다.

이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.

도 1은 본 발명에 적용된 화상 스캐닝 장치의 일 실시예를 나타낸 블록도이다.

본 발명에 따르면 스캐닝 제어부(1)로부터 8비트의 데이터 버스신호, 로우때 동작하는 -WR신호, 선택(SEL) 신호를 가진 일정 신호를 입력받아 칼라 광전 변환 센서인 이미지 센서부(20)가 적절히 동작하도록 클럭신호를 이미지 센서부(20)로 공급하는 광전 변환 센서 구동부(16)를 포함하며, 이에 따라 다양한 형태의 광전 변환 센서를 구동할 수 있는 광전 변환 센서의 구동신호 발생 회로에 관한 것이다.

도 1을 참조하면, 본 발명에 적용된 화상 스캐닝 장치는 다음과 같이 구성된다.

스캐닝 제어부(1)는 원고의 광학적 농도를 디지털화한 화상 데이터로 변환하여 전송하는 화상 스캐닝 장치에 있어서, 원고의 화상을 디지털 데이터로서 읽어들이기 위한 일련의 스캐닝 동작을 수행하기 위한 타이밍 신호를 발생하고 전체적인 시스템의 동작을 관장한다.

롬(2)은 스캐닝 제어부(1)가 정해진 순서에 따라 스캐닝 시스템을 제어할 수 있도록 일정한 흐름을 가진 프로그램 및 참조 데이터를 저장한다.

램프(12)는 스캐닝 제어부(1)가 시스템을 제어하는 동안에 발생되는 임시 데이터를 저장하는 역할을 수행하는 램(3); 원고의 화상 정보를 반사되는 광량으로 읽어내기 위하여 적색(R), 녹색(G), 청색(B)의 삼색광을 출력한다.

램프 드라이버(13)는 램프(12)를 구동하기 위해 적절한 시점에 상기 스캐닝 제어부(1)로부터 제어 신호를 입력받아 상기 램프(12)를 점등 또는 소등하는 기능을 수행한다.

광학 모듈부(10)는 램프(12)로부터 출력된 삼색광을 원고에 반사되어 이미지 센서부에 입력되도록 경로를 형성하고 칼라 광전 변환 센서상에 초점이 맞도록 구성된다.

스텝 모터부(11)는 광학 모듈부(10)를 정해진 해상도로 원고의 부 주사 방향으로 이동시키기 위해 상기 스캐닝 제어부(1)로부터 구동 신호를 받아 동작한다.

센서 구동부(16)는 스캐닝 제어부(1)로부터 8비트의 데이터 버스 신호, 로직(논리) "로우" 상태 일때 동작하는 (Low Active) 신호인 -WR신호, 광전 변환 센서의 유형 선택(SEL) 신호를 가진 일정 신호를 공급받아 상기 칼라 광전 변환 센서인 이미지 센서부(20)가 적절히 동작하도록 클럭신호를 이미지 센서부(20)로 공급한다.

이미지 센서부(20)는 칼라 광전 변환(CCD) 센서로서 상기 센서구동부(16)로부터 클럭 신호를 입력받아 광량에 비례하여 광의 삼원색인 적색(R), 녹색(G), 청색(B) 각각의 색정보를 전기적인 아날로그 신호로 광전 변환하여 아날로그 화상 신호를 제공한다.

아날로그 버퍼부(30)는 적색 아날로그 버퍼부(30a), 녹색 아날로그 버퍼부(30b), 청색 아날로그 버퍼부(30c)로 구성하여 상기 이미지 센서부(20)로부터 출력되는 아날로그 화상 신호를 이미지 센서부(20)의 후단에 전달하고 후단의 회로에 의해 아날로그 화상 신호가 왜곡되는 것을 방지하도록 버퍼링하는 기능을 수행한다.

3:1 멀티플렉서(45)는 스캐닝 제어부(1)에서 공급하는 제어 신호에 따라 아날로그 버퍼부(30)로부터 입력되는 각 색성분의 아날로그 화상 신호를 선택적으로 출력한다.

아날로그 스위치(41)는 3:1 멀티플렉서(45)로부터 출력되는 각 색성분의 아날로그 화상 신호에 맞는 증폭도를 선택한다.

신호 증폭부(42)는 스캐닝 제어부(1)에서 공급하는 제어 신호에 따라 동시에 입력되는 세가지 색신호를 일정한 레벨의 출력신호로 변환하여 출력하도록 즉 상기 아날로그 버퍼부(45)로부터 출력되는 낮은 전압의 상기 아날로그 화상 신호를 입력받아 후단의 회로에서 처리할 수 있도록 아날로그 스위치(41)가 선택한 미리 정해진 증폭도에 따라 증폭한다.

전처리부(50)는 3:1 멀티 플렉서(45)에서 일정 레벨의 아날로그 화상 신호로 변환되어 증폭된 상기 신호 증폭부(42)의 출력을 입력받아 흑백 보정처리를 수행하고 아날로그-디지탈 변환하고 사용자가 선택한 기능에 따라 화상처리를 수행하여 디지털 화상 데이터로 출력한다.

메모리 버퍼부(60)는 상기 아날로그-디지탈 변환 및 화상처리부에 의해 디지털로 변환된 화상 데이터를 일시적으로 저장하기 위해 상기 전처리부(50)의 디지털 화상 데이타를 버퍼링한다.

인터페이스부(70)는 메모리 버퍼부(60)에 저장된 화상 데이터를 일정한 전송 규칙에 따라 호스트 컴퓨터(100)로 전송한다.

이때, 스캐닝 제어부(1)는 롬(2)과 램(3)에 연결되어 칼라 광전 변환 센서인 상기 이미지 센서부(20), 3:1 멀티플렉서(45), 아날로그 스위치(41), 신호증폭부(42), 전처리부(50), 메모리 버퍼부(60) 및 인터페이스부(70)로 스캐닝 제어 신호를 제공한다.

이하, 이와 같이 구성된 본 발명에 따른 광전변환 센서의 구동신호 발생 회로의 바람직한 실시예인 도 2와 도 3의 작용을 첨부한 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일 실시예인 칼라 광전 변환 센서 구동부의 내부 회로도이다.

상기 칼라 광전 변환 센서 구동부(16)는 스캐닝 제어부(1)로부터 메인 클럭(201), 데이터 버스(202), -WR신호(203) 및 광전 변환 센서의 유형 선택 신호(SEL : 204)의 신호를 입력받아 원고의 광학적 농도를 광전 변환하여 축적한 광전 변환 센서의 출력을 아날로그 쉬프트 레지스터(analog shift register)를 통해 출력하기 위해 쉬프팅 신호(ΦSH), 제 1 출력 제어 신호(Φ1), 제 2 출력 제어 신호(Φ2) 및 노광 신호(ΦINT)를 출력한다.

칼라 광전 변환 센서 구동부(16)의 내부 회로는 노광 구간 및 쉬프팅 구간의 시점/종점 결정부(100), 클럭분주기(120), 제 1 출력 제어 신호 발생부(130) 및 제 2 출력 제어 신호 발생부(140)로 구성된다.

노광 구간 및 쉬프팅 구간의 시점/종점 결정부(100)는 원고화상에 대한 부주사 한 라인에 대해 얼마만큼의 시간 동안 빚을 쪼여 줄 것인가를 결정하는 노광시간(tINT)을 카운트하기 위한 로드 카운터(101), 로드 카운터(101)의 오버플로우를 입력받아 하이 신호를 출력하고, 제 3 앤드 논리 연산부(114)의 출력신호에 따라 로우를 출력하여 노광 시간(tINT)동안 축적된 광량을 광전 변환 센서내의 아날로그 쉬프트 레지스터로 이동하기 위한 쉬프팅 신호(ΦSH)를 출력하는 D-플립플럽(D-F/F)으로 구성된 제1 플립플롭부(102), 일정시간(최대 t1 + t2 + t3)동안 입력되는 클럭을 카운트 하기 위한 제 1 계수기(104), 제 1 계수기(104)의 입력 클럭을 제어하기 위한 제 1 앤드 논리 연산부(103), t1 시간에 해당하는 주파수 클럭을 저장하고 있는 T1 래치부(106), t1 + t2 시간에 해당하는 클럭수를 저장하고 있는 T2 래치부(107), t1 + t2 + t3 시간에 해당하는 클럭수를 저장하고 있는 T3 래치부(108), T1 래치부(106), T2 래치부(107) 및 T3 래치부(108)에 저장되어 있는 값과 제 1 계수기(104)의 값을 비교하여 비교신호를 출력하는 비교기(105), 비교기(105)의 출력을 클럭으로 입력받아 토글(toggle)되는 D-플립플롭으로 구성된 제 2 플립플롭부(110), 제 2 플립플롭부(110)의 인버팅 출력을 입력받아 하이 상태를 유지하는 D-플립플롭으로 구성된 제 3 플립플롭부(111), t1,t2,t3를 래치하기 위한 제 2 앤드 논리 연산부(109), 제 2 플립플롭부(110)의 클리어 신호를 생성하는 제 4 앤드 논리 연산부(112), 제 1 플립플롭부(109)과 제 1 계수기(104)의 클리어 신호를 생성하는 제 3 앤드 논리 연산부(114), 및 제 3 앤드 논리연산부(114)에 제공되는 클리어 신호의 하나를 생성하는 제 1 오아 논리 연산부(113)로 구성된다.

클럭분주기(120)는 메인 클럭(Main Clock)을 4분주한다.

제 1 출력 제어 신호 발생부(130)는 클럭 분주기(120) 출력과 노광 구간 및 쉬프팅 구간의 시점/종점 결정부(100)의 출력인 쉬프팅 신호(SH)를 오아(OR) 논리 연산하는 제 2 오아 논리 연산부(131), 및 클럭분주기(120) 출력과 제 2 오아 논리 연산부(131)의 출력 중의 하나를 선택하여 제 1 출력 제어 신호를 출력하는 제1 선택부(132)로 구성된다.

제 2 출력 제어 신호 발생부(140)는 클럭 분주기(120)의 신호를 인버팅하는 제 1 인버팅 논리 연산부(141), 제 2 오아 논리 연산부(131)의 출력신호를 인버팅하는 제 2 인버팅 논리 연산부(142), 및 제 1 인버팅 논리 연산부(141)의 출력과 제 2 인버팅 논리 연산부(142) 신호 중의 하나를 선택하여 제 2 출력 제어 신호를 출력하는 제2 선택부(143)로 구성되어 있다.

또한, 그외의 출력 신호를 생성하기 위하여 본 발명의 실시예인 도 2에 더 포함되는 도 3에 도시한 광전 변환 제어신호 생성부(170)는 제어 데이터 래치부(171), 클럭계수부(172), 병렬/직렬 선택부(173), 플립플롭부(174) 및 신호지연부(175)로 구성된다.

광전 변환 제어신호 생성부(170)는 데이터 버스(202)와 메인클럭(201)을 입력받아 센서 구동부(16)의 출력신호를 출력하고 나서 다음 신호를 받기 위해 기준 레벨을 설정하기 위한 리셋 신호(ΦRS)를 생성한다.

리셋 신호(ΦRS)의 파형은 도 4의 (d)와 같은 파형을 나타난다.

광전 변환(CCD) 제어신호 생성부(170)를 구체적으로 설명하면 제어 신호의 형태를 디지털 데이터 형태로 저장하고 있는 제어 데이터 래치(171), 제어 데이터 래치(171)의 출력에 대해서 8비트의 데이터중 한 비트를 선택하는 8 : 1 선택기인 병렬/직렬 선택부(173), 8 : 1 선택기인 병렬/직렬 선택부(173)로 선택신호를 제공하기 위해 메인 클럭을 계수하는 3비트 카운터로 된 클럭 계수부(172), 8 : 1 선택기인 병렬/직렬 선택부(173)의 출력을 입력받고 메인 클럭으로 샘플링하여 출력하는 D-F/F4으로 구성된 플립플롭부(174) 및 D-F/F4으로 된 플립플롭부(174)의 출력을 필요에 따라 지연(DELAY)시킬 수 있는 지연소자로 구성된 신호지연부(175)로 구성된다.

본 발명의 일시예의 구체적인 동작설명을 위해 도 2와 도 6을 참조하여 설명하면, 먼저 도 6의 (a)와 같이 스캐닝 제어부(1)에서 데이터 버스(Data bus)와 로우때 동작하는 -WR 신호를 제어하여 t1, t1+t2, t1+t2+t3의 시간에 해당하는 클럭수를 T1 래치부(106), T2래치부(107) 및 T3 래치부(108)에 써넣는다. 이 때, -WR 신호에 의해 D-플립플롭(D-F/F)인 제 1 플립플롭부(102)와 제 1 계수기(104)가 클리어된다. 다음에 원고화상에 대한 부주사 한라인에 대해 얼마만큼 시간동안 빛을 쪼여줄 것인가를 결정하는 노광시간(tINT)에 해당하는 클럭수를 계산하고 보수를 취하여 로드 카운터(101)에 데이터를 로드(Load)한다. 보수를 취하는 이유는 설정 시간에 도달할 경우에 발생하는 오버플로우(Overflow) 신호를 이용하기 위한 것이다.

다음에 도 6의 (c)와 같이 로드 카운터(101)의 동작을 시작하여 노광시간(tINT)에 도달하면 로드 카운터에서 오버플로우 신호가 발생하고 D-F/F인 제 1 플핍플롭부(102)는 하이가 된다.

이때부터, 도 6의 (e)와 같이 제 1 계수기(104)에 클럭이 제공되어 제 1 계수기(104)의 클럭을 계수하게 되고 제 1 계수기(104)의 출력값과 T1 래치부(106), T2 래치부(107), T3 래치부(108)에 저장되어 있는 값이 비교된다. 도 6의 (f)와 같은 비교기(105)의 출력에 따라 비교기(105)의 출력값과 T1 래치부(106)의 값의 같게 되면 펄스가 발생하여 D-F/F인 제 2 플립플롭부(110)가 하이로 동작된다. 제 1 계수기(104)의 입력 클럭에 따른 카운트를 계속하고, T2 래치부(107) 값과 비교기(105)의 출력값이 일치하면 두 번째 펄스가 출력된다. 두 번째 펄스 신호에 따라 D-F/F인 제2 플립플롭부(110)는 로우로 동작하고, 도 6의(g)와 같이 D-F/F으로 된 제 3 플립플롭부(111)는 제 2 플립플롭부(110)의 인버팅 출력에 따라 제 3 플립플롭부(111)는 하이로 동작한다. 다음에 제 1 계수기(104)의 입력 클럭에 따라 카운트를 계속하여 출력값이 T3 래치부(108)의 값과 일치할 경우에 세 번째 펄스를 출력한다. 도 6의 (h)와 같이 제 3 플립플롭부(111)의 출력이 하이인 상태에서 비교기(105)의 출력 펄스가 발생하면 이 신호는 도 6의 (d)의 신호가 로우됨에 따라 제 1 계수기(104)에 입력되는 클럭이 차단되고, 제 2 플립플롭부(110)와 제 3 플립플롭부(111)는 클리어되어 로우상태를 유지하게 된다. 이러한 동작은 로드 카운터(101)에 설정한 노광시간(tINT)이 되면 반복적으로 수행된다.

다음에는 제 1 출력 제어 신호(Φ1), 제 2 출력 제어 신호(Φ2)가 생성되는 과정에 대해서 설명한다. 먼저, 제 1 출력 제어 신호(Φ1), 제 2 출력 제어 신호(Φ2)의 신호는 센서의 구조에 따라 두가지 형태를 가지고 있다. 즉, 도 7의 (c),(d),(e),(f)에서 보는 바와 같이 노광신호(ΦINT)가 하이인 동안 제 1 출력 제어 신호(Φ1), 제 2 출력 제어 신호(Φ2)가 하이를 유지하고 있는 형태와, 제 1 출력 제어 신호(Φ1), 제 2 출력 제어 신호(Φ2)가 노광 신호(ΦINT)와 무관하게 동작하는 형태가 있다.

그러므로, 먼저 클럭분주기(120)에서 메인 클럭을 4분주하여 도 7의 (e)와 같이 Φ1B의 신호를 만들고, 제 1 인버팅 논리연산부(141)를 통해 도 7의 (f)에 Φ2B의 신호를 생성하여 각각 제 1 선택부(132) 및 제 2 선택부(143)의 한 쪽 입력으로 연결한다. 또한, 4분주 신호와 노광신호(ΦINT)를 오아(OR) 논리연산을 수행하여 도 7의 (c)의 Φ1A 신호를 출력하는 제 2 오아 논리 연산부(131), 4분주 신호와 제 2 오아 논리 연산부(131)의 신호를 각각 인버팅 처리하여 도 7의 (d)의 Φ2A 신호를 출력하는 제 2 인버팅 논리연산부(142)는 각각 제 1 선택부(132) 및 제 2 선택부(143)의 다른 한 쪽 입력으로 제공되어 선택 신호(SEL)이 1인 경우에는 Φ1B 신호가 제 1 출력 제어 신호(Φ1)로 선택되고, Φ2B 신호가 제 2 출력 제어 신호(Φ2)로 선택된다.

게다가, 그 외에 제어 신호, 예를 들면 각 화소에 대한 출력 단자의 기준 전압 설정 신호인 리셋신호(ΦRS), 각 셀의 출력 신호를 내부의 샘플 앤 홀더를 거쳐 출력될 수 있도록 제어하는 샘플 앤 홀드(Sample and hold) 신호(ΦLH)등이 필요한 경우에 대해서 설명한다.

예를 들어, 도 8에서 도시된 바와같이 도 8 (a)의 제 1 출력 제어 신호(Φ1)에 대해서 도 8의 (b),(c),(d)와 같은 신호의 출력이 필요하다면, 제 1 출력 제어 신호(Φ1) 한 주기에 대해서 각 신호를 8단계로 나누고, 각각의 상태를 도 8의(e)에서 보는 바와 같이 8 비트의 제어 데이터로 변환한다.

도 3은 본 발명의 실시예인 도 2에 첨가되는 제어 데이터를 이용한 제어 신호 발생부를 나타낸 블록도이다.

제어 데이터는 미리 정해져서 도 3의 제어 데이터 래치부(171)에 데이터 버스(202)를 통해 저장되며, 8:1 선택기인 병렬/직렬 선택부(173)로 입력된다.

제어 데이터 래치부(171)로부터 입력된 제어 데이터는 병렬/직렬 선택부(173)에 따라 한 비트씩 선택되어 출력되고, 병렬/직렬 선택부(173)에는 메인 클럭을 카운트하는 3비트 카운터인 클럭 계수부(172)의 출력값이 선택 신호로 제공되며, 8:1 선택기인 병렬/직렬 선택부(173)에서 출력되는 데이터는 D-F/F으로 된 플립플롭부(174)에 입력되고 메인클럭으로 샘플링되며, 제 1 출력 제어 신호(Φ1)와의 신호 타이밍을 조정하기 위하여 지연소자인 신호 지연부(175)를 거쳐 출력된다.

도 2에 도시된 T1 래치부(106), T2 래치부(107), T3 래치부(108)와 도 3의 제어 데이터 래치부(171)는 도 1에 표시되어 있는 스캐닝 제어부(1)의 제어에 따라 광전 변환 제어 신호가 출력되기 전에 따라 미리 결정된 데이터를 기준으로 각 래치에 필요한 데이터를 설정해 둠에 따라 동작을 원할히 수행할 수 있다. 또한, 도 3의 광전 변환 제어 신호 생성부 회로는 필요한 제어 신호에 대해서 각각 제공될 수 있으므로 제어 신호의 개수에 따라 복수개를 구비할 수 있다.

도 4는 광전 변환 센서의 제어 신호 파형과 출력 신호를 나타낸 타이밍도이다.

도 4의 (a)는 한 부주사 라인에 대한 노광 신호(ΦINT)의 유효 구간인 노광 구간(tINT) 및 광전 변환 센서에 축적된 광량인 아날로그 화상 신호를 광전 변환 센서내의 아날로그 쉬프트 레지스터로 이동시키기 위한 쉬프팅 신호(ΦSH)를 나타낸 것이고, 도 4의 (b), (c)는 아날로그 쉬프트 레지스터의 신호를 차례차례 출력 단자를 통해 순차적으로 출력하기 위한 제 1 출력 제어 신호(Φ1) 및 제 2 출력 제어 신호(Φ2)를 나타낸 것이다.

또한, 도 4의 (d)는 아날로그 쉬프트 레지스터의 출력단을 통해 신호를 출력한 후 다음의 신호를 수신하기 위해 기준 레벨을 설정하기 위한 리셋 신호(ΦRS)를 나타낸 것이며, 도 4의 (e)는 출력 단자을 통해 출력된 원고 화상의 농도에 비례한 광전 변환 출력 신호(즉, 아날로그 화상 신호)를 나타낸 것이다.

도 5는 도 4에 도시한 쉬프팅 신호(ΦSH), 제 1 출력 제어 신호(Φ1) 및 제 2 출력 제어 신호(Φ2)의 특정 구간을 상세하게 나타낸 파형도이다.

도 5의 (a)는 쉬프팅 신호(ΦSH)를, 도 5의 (b)는 제 1 출력 제어 신호(Φ1)를, 도 5의 (c)는 제 2 출력 제어 신호(Φ2)를 각각 상세하게 나타낸 것으로, 여기서, t1은 노광 구간(tINT)의 시점에서부터 쉬프팅 구간(tSH)의 시점까지의 구간이며, t2는 쉬프팅 구간이고, t3는 쉬프팅 구간(tSH)의 종점에서부터 노광 구간(tINT)의 종점까지의 구간을 나타낸 것이다. 즉, t1은 제1 출력 제어 신호(Φ1)가 하이가 된 후 쉬프팅 신호(ΦSH)가 하이로 될 때까지의 시간을 나타내고, t2는 광전 변환(CCD) 센서의 각 셀에 축적된 전압을 쉬프트 레지스터로 이동시키기 위한 쉬프팅 신호(ΦSH)의 하이 시간을 나타낸 것이고, t3는 쉬프팅 신호(ΦSH)가 로우가 된 후 제 1 출력 제어 신호(Φ1)가 로우로 될 때까지의 시간을 나타낸다.

도 4에 도시된 바와 같이, 광전 변환 센서의 구동은 노광 구간(tINT)이라는 일정한 시간을 주기로 반복적으로 신호를 인가하고 원고 화상의 농도 분포를 광전 변환하여 읽어낸다. 이때, 광전 변환 센서의 성능을 결정짓는 중요한 팩터로, 일정한 조명하에서 일정한 시간 간격으로 신호를 읽어내는 것이 원고 화상을 충실히 읽어낼 수 있는 요건이 된다.

도 6은 본 발명에 실시예인 도 2에 적용된 신호 파형도를 나타낸다.

도 6의 (a)는 광전 변환 센서의 구동신호 발생하기 위해 스캐닝 제어부(1)로부터 본 발명의 칼라 광전 변환 센서 구동부(16)로 제공되는 메인 클럭, 도 6의 (b)는 스캐닝 제어부(1)로부터 센서 구동부(16)로 제공되는 로우때 쓰기 동작하는 -WR 신호(Low active write 신호), 도 6의 (c)는 t1 + t2 + t3 시간 간격(ΦINT)의 펄스를 '하이'로 만들기 위한 트리거 신호, 도 6의 (d)는 t1 + t2 + t3 시간 간격(ΦINT)의 펄스, 도 6의 (e)는 메인 클럭과 (d)의 신호를 논리곱한 신호, 도 6의 (f)는 (e)의 펄스를 계수(Count)하여 (g),(h)의 펄스를 생성하기 위한 트리거 신호, 도 6의 (g)는 상기 (f)의 신호에 의해 생성된 t2 시간의 펄스, 도 6의 (h)는 (f)의 신호에 의해 생성된 t3 시간의 펄스를 나타낸 파형도이다.

도 7은 도 2에 도시한 광전 변환 센서의 구동 신호 발생 회로의 타이밍을 나타낸 파형도이다.

도 7의 (a)는 한 부주사 라인에 대한 노광 신호(ΦINT)의 t1 + t2 + t3 시간간격(ΦINT)의 펄스를 나타내고, 도 7의 (b)는 노광 신호(ΦINT)를 기준으로 t1 시간후에 t2 시간 간격만큼 하이가 되는 출적된 전하를 이동시키는 쉬프팅 신호(ΦSH)로서 즉, 광전 변환 센서에 축적된 아날로그 화상 신호를 아날로그 쉬프트 레지스터로 이동시키기 위한 쉬프팅 신호(ΦSH)를 나타낸 것이다. 또한, 도 7의 (c)는 (a)의 노광신호(ΦINT) 구간 동안 하이 상태를 유지하는 제 1 출력 제어 신호(Φ1)의 일 예이고, 도 7의 (d)는 (c)의 제 1 출력 제어 신호(Φ1)를 인버팅한 신호로서 (a)의 노광 신호(ΦINT) 구간 동안 로우 상태를 유지하는 제 2 출력 제어 신호(Φ2)의 일 예를 나타내며, 도 7의 (e), (f)는 각각 (a)의 노광 신호(ΦINT)와 관계없이 동작하는 제 1 출력 제어 신호(Φ1)와 제 2 출력 제어 신호(Φ2)의 예를 나타낸다.

상술한 바와 같이, 광전 변환 센서의 유형에 따라 도 7의 (c), (d)와 같이, 노광 신호(ΦINT)가 하이 상태인 동안 제 1 출력 제어 신호(Φ1A)가 하이 상태를 유지하고 제 2 출력 제어 신호(Φ2A)는 제 1 출력 제어 신호(Φ1A)의 반전 신호가 되는 유형이 있으며, 도 7의 (e), (f)와 같이, 노광 신호(ΦINT)와 무관하게 클럭 분주부(140)의 출력을 제 1 출력 제어 신호(Φ1B)로, 클럭 분주부(140)의 반전 출력을 제 2 출력 제어 신호(Φ2B)로 이용하는 유형이 있는데 본 발명에서는 광전 변환 센서 유형 선택 신호를 통해 제 1 선택부(152) 및 제 2 선택부(163)에 선택 신호를 인가함으로써 광전 변환(CCD) 센서의 유형에 따른 출력 제어 신호를 생성할 수 있도록 하고 있다.

예컨대, 광전 변환 센서의 선택 신호(SEL, 204)가 0일 경우에는 Φ1A 신호가 제 1 출력 제어 신호(Φ1)로, Φ2A 신호가 제2 출력 제어 신호(Φ2)로 각각 선택되고, 광전 변환 센서의 선택 신호(204)가 1일 경우에는 Φ1B신호가 제 1 출력 제어 신호(Φ1)로, Φ2B 신호가 제 2 출력 제어 신호(Φ2)로 각각 선택된다.

한편, 광전 변환 센서를 구동하기 위해서는 상술한 바와 같은 제어 신호들외에 각 화소에 대한 출력 단자의 기준 전압 설정 신호인 리셋 신호(ΦRS), 각 셀의 출력 신호를 내부의 샘플 앤 홀드(Sample and hold) 신호 등이 필요한 경우에 대해서 도 3에 자세히 설명하였다.

도 8은 기타 출력 제어 신호를 생성한 블록도이다.

도 8의 (a)는 제 1 출력 제어 신호(Φ1)의 일 예로서, 도 8의 (b),(c),(d)와의 동기를 맞추기 위해 제 1 출력 제어 신호(Φ1)의 한 주기에 대해 각 신호를 8단계로 나누고 각각의 출력 상태를 도 8의 (e)에서 도시된 바와 같이 8비트의 제어 데이터는 광전 변환 제어 신호 생성부(170)의 제어 데이터 래치부(171)에 저장된 제어 데이터의 일예를 나타내며, 제어 데이터는 미리 정해진 롬(ROM)에 저장되어 있고, 필요에 따라 참조하여 사용할 수 있다. 그러므로, 도 8의 (b),(c), (d)는 각각 도 8의 (e)에 표에 도시된 제어 데이터의 신호1, 신호2, 신호3에 따라 각각 생성된 광전 변환 제어 신호의 일 예로서 제어 데이터의 파형이 생성됨을 알 수 있다.

따라서, 광전 변환 센서의 종류 또는 각 센서 제조사에 따른 구동 회로의 변경없이 어느 광전 변환 센서를 사용하더라도 적절하게 대응할 수 있는 광전변환 센서의 구동 회로를 구성할 수 있다.

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

본 발명에 따른 광전 변환 센서의 구동신호 발생회로에 의하면, 원고의 광학적 농도를 광전 변환하여 축적한 광전 변환 센서의 출력을 아날로그 쉬프트 레지스터를 통해 출력하기 위한 광전 변환 센서의 구동신호 발생 회로에 있어서, 노광 구간 및 쉬프팅 구간의 시점/종점 결정부에 의해 광전 변환 센서의 종류 또는 각 센서 제조사에 따른 구동 회로의 변경없이 어느 광전 변환 센서를 사용하더라도 적절하게 대응할 수 있는 광전변환 센서의 구동 회로를 제공함으로써 광전 변환 센서를 이용하는 시스템인 디지탈 스틸 카메라, 동화상 카메라, 캠코더, 복합기, 디지털 복사기 등과 같이 시스템에 적용하여 어느 광전 변환 센서를 사용하더라도 광전 변환 센서의 구동 회로의 변경 없이 적용할 수 있어 효율성이 상당히 개선된다.

Claims (10)

1. 원고의 광학적 농도를 광전 변환하여 축적한 광전 변환 센서의 출력을 아날로그 쉬프트 레지스터를 통해 출력하기 위한 광전 변환 센서(CCD)의 구동신호 발생 회로에 있어서:

   메인 클럭, 데이터 버스 및 로우시 동작하는 신호를 입력받아, 시스템의 메인 클럭을 계수하고 데이터를 래치한 후 비교하여 한 부주사 라인의 노광 신호의 유효구간인 노광 구간의 시점을 결정하고, 상기 노광 구간의 시점이 결정됨에 따라 상기 메인 클럭을 계수하여 상기 광전 변환 센서의 축적된 아날로그 화상 출력 신호를 아날로그 쉬프트 레지스터로 이동시키기 위한 쉬프팅 신호의 쉬프팅 구간의 시점을 결정한 후 상기 노광구간의 종점과 쉬프팅 구간의 종점을 결정하여 상기 노광 신호와 쉬프팅 신호를 제공하는 노광 구간 및 쉬프팅 구간의 시점/종점 결정부;

   상기 광전 변환 센서의 유형에 대응하여 상기 아날로그 쉬프트 레지스터에 기록된 신호를 출력단을 통해 순차적으로 출력하기 위한 출력 제어 신호를 발생하기 위해, 상기 메인 클럭을 소정 분주 단위로 분주하는 클럭 분주기;

   광전 변환 센서의 유형 선택 신호, 상기 클럭분주기의 출력 제어 신호 및 상기 노광 구간 및 쉬프팅 구간의 시점/종점 결정부의 출력인 노광 신호를 입력받아 오아 논리 연산(OR logic operation)한 제 2 오아 논리 연산 결과와 상기 클럭 분주기의 출력을 상기 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 제 1 출력 제어 신호를 출력하고 상기 제 2 오아 논리 연산 결과를 제공하는 제 1 출력 제어 신호 발생부; 및

   상기 광전 변환 센서의 유형 선택 신호, 상기 클럭분주기의 출력 제어 신호 및 상기 제 1 출력 제어 신호 발생부의 제 2 오아 논리 연산 결과를 입력받아 인버트 논리 연산한(INVERT logic operation) 인버팅 논리 연산 결과와 상기 클럭분주기의 출력을 인버트 논리 연산한 연산 결과를 상기 광전 변환 센서의 유형 선택 신호에 의해 선택적으로 제 2 출력 제어 신호를 출력하는 제 2 출력 제어 신호 발생부로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
2. 제 1 항에 있어서, 상기 노광 구간 및 쉬프팅 구간의 시점/종점 결정부는

   원고화상에 대한 부주사 한 라인에 대해 얼마만큼의 시간 동안 빚을 쪼여 줄것인가를 결정하는 노광시간(tINT)을 카운트하기 위한 로드 카운터;

   상기 로드 카운터의 오버플로우를 입력받아 하이 신호를 출력하고, 제 3 앤드 논리 연산부의 출력신호에 따라 로우를 출력하여 상기 노광 시간(tINT)동안 축적된 광량을 상기 광전 변환 센서내의 아날로그 쉬프트 레지스터로 이동하기 위한 쉬프팅 신호(ΦSH)를 출력하는 제 1 플립플롭부;

   상기 노광시간(tINT)을 나타내는 일정시간(최대 t1 + t2 + t3)동안 입력되는 클럭을 카운트하기 위한 제 1 계수기;

   상기 제 1 계수기의 입력 클럭을 제어하기 위한 제 1 앤드 논리 연산부;

   t1 시간에 해당하는 주파수 클럭을 저장하고 있는 T1 래치부;

   t1 + t2 시간에 해당하는 클럭수를 저장하고 있는 T2 래치부;

   t1 + t2 + t3 시간에 해당하는 클럭수를 저장하고 있는 T3 래치부;

   상기 각 T1 래치부, T2 래치부, T3 래치부에 저장되어 있는 값과 상기 제 1 계수기의 값을 비교하여 비교신호를 출력하는 비교기;

   상기 비교기의 출력을 클럭으로 입력받아 토글되는 제 2 플립플롭부;

   상기 제 2 플립플롭부의 인버팅 출력을 입력받아 하이 상태를 유지하는 제 3 플립플롭부;

   상기 t1,t2,t3를 래치하기 위한 제 2 앤드 논리 연산부;

   상기 제 2 플립플롭부의 클리어 신호를 생성하는 제 4 앤드 논리 연산부;

   상기 제 1 플립플롭부과 상기 제 1 계수기의 클리어 신호를 생성하는 제 3 앤드 논리 연산부; 및

   상기 제 3 앤드 논리연산부에 제공되는 클리어 신호의 하나를 생성하는 제 1 오아 논리 연산부로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
3. 제 2 항에 있어서,

   상기 t1은 제 1 출력 제어 신호(Φ1)가 하이가 된 후 상기 쉬프팅 신호(ΦSH)가 하이로 될 때까지의 시간을 나타내고, 상기 t2는 상기 광전 변환 센서의 각 셀에 축적된 전압을 상기 쉬프트 레지스터로 이동시키기 위한 상기 쉬프팅 신호(ΦSH)의 하이 시간을 나타내며, 상기 t3는 상기 쉬프팅 신호(ΦSH)가 로우가 된 후 상기 제 1 출력 제어 신호(Φ1)가 로우로 될 때까지의 시간을 나타내는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
4. 제 1 항에 있어서,

   상기 제 1 플립플롭부, 제 2 플립플롭부 및 제 3 플립플롭부는 D-플립플롭(Delay Flip Flop)으로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
5. 제 1 항에 있어서, 상기 클럭분주기에서

   상기 소정 분주 단위는 메인 클럭의 4분주(1/4)인 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
6. 제 1 항에 있어서, 상기 제 1 출력 제어 신호 발생부는

   상기 클럭분주기의 출력 및 상기 노광 구간 및 쉬프팅 구간의 시점/종점 결정부의 출력인 노광신호를 입력받아 오아 논리 연산하여 제 2 오아 논리 연산결과를 제공하는 제 2 오아 논리 연산부; 및

   상기 오아 논리 연산 결과와 상기 클럭 분주기의 출력 제어 신호를 상기 광전 변환 센서의 선택 신호에 따라 선택적으로 상기 제 1 출력 제어 신호를 출력하는 제 1 선택부로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
7. 제 1 항에 있어서, 상기 제 2 출력 제어 신호 발생부는

   상기 클럭분주기의 출력을 인버트 논리 연산하여 제 1 인버팅 논리 연산 결과를 제공하는 제 1 인버팅 논리 연산부;

   상기 제 2 오아 논리 연산 결과를 인버트 논리 연산하여 제 2 인버팅 논리 연산 결과를 제공하는 제 2 인버팅 논리 연산부; 및

   상기 제 1 인버팅 논리 연산 결과와 제 2 인버팅 논리 연산 결과를 상기 광전 변환 센서의 선택 신호에 따라 선택적으로 출력하는 제 2 선택부로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
8. 제 1 항에 있어서,

   제어 신호를 비트 단위로 나타낸 제어 데이터를 데이터 버스를 통해 입력받아 저장하는 제어 데이터 래치부;

   상기 메인 클럭을 계수하여 선택 신호를 발생하는 클럭 계수부;

   상기 클럭 계수부로부터 출력되는 상기 선택 신호에 따라 상기 제어 데이터 래치부로부터 입력된 제어 데이터 한 비트 단위로 선택하여 출력하는 병렬/직렬 선택부;

   상기 병렬/직렬 선택부의 출력을 입력받아 상기 메인 클럭에 따라 샘플링되어 출력을 발생하는 플립플롭부; 및

   동기를 맞추기 위해 상기 플립플롭부의 출력을 입력받아 소정 시간 동안 지연시켜 출력하는 신호 지연부로 구성된, 적어도 하나 이상의 제어 신호 발생부를 더 포함하는 것을 특징으로하는 광전 변환 센서의 구동 신호 발생 회로.
9. 제 9 항에 있어서, 상기 제어 데이터는 8비트로 구성되고, 상기 클럭계수부는 8비트 계수부이고, 상기 병렬/직렬 선택부는 8 : 1 병렬/직렬 선택부이며, 상기 플립플롭부는 D-플립플롭(Delay Flip Flop)으로 구성되는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.
10. 제 1 항에 있어서,

    상기 노광 계수값는 스캐닝 제어부에서 지정해주는 것을 특징으로 하는 광전 변환 센서의 구동 신호 발생 회로.