JPS62232996A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS62232996A JPS62232996A JP7632786A JP7632786A JPS62232996A JP S62232996 A JPS62232996 A JP S62232996A JP 7632786 A JP7632786 A JP 7632786A JP 7632786 A JP7632786 A JP 7632786A JP S62232996 A JPS62232996 A JP S62232996A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- wiring layer
- layer
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims description 90
- 239000011229 interlayer Substances 0.000 claims description 34
- 239000011159 matrix material Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線基板に係り、特にサーマルヘッドや
静電記録ヘッド等におけるマトリックス配線技術に関す
る。
静電記録ヘッド等におけるマトリックス配線技術に関す
る。
近年、電子デバイスの分野では軽量化および小型化への
要求に伴い、配線の高密度化が急速に進められてきてい
る。単層の配線パターンの高密度化には、配線自由度の
制限と加工性の限界とが避は得ない問題となっており、
このため、2層、3層へと配線パターンの多層化が進む
傾向にある。
要求に伴い、配線の高密度化が急速に進められてきてい
る。単層の配線パターンの高密度化には、配線自由度の
制限と加工性の限界とが避は得ない問題となっており、
このため、2層、3層へと配線パターンの多層化が進む
傾向にある。
なかでも、サーマルヘッドにおける発熱抵抗体の駆動回
路あるいは密着型イメージセンサの駆動回路等において
は、駆動用ICの使用個数の低減という目的もあり、マ
トリックス配線が用いられることが多い。
路あるいは密着型イメージセンサの駆動回路等において
は、駆動用ICの使用個数の低減という目的もあり、マ
トリックス配線が用いられることが多い。
例えばこれらマトリックス配線基板は、第5図に示す如
く、一端が機能素子に接線され、複数のブロックに分割
された第1の配線層のパターンal、a2・・・、ml
、m2・・・と、基板表面全体に形成され所定の領域で
スルーホールT−Hの穿孔せしめられた層間絶縁膜(図
示せず)と、前記第1の配線層のパターンと直交するよ
うに形成され、スルーホールを介して電気的に接続され
る信号線としての第2の配線層CI・・・Cnとから構
成されており、駆動に際しては、機能素子側をブロック
毎に選定できる別口路の信号と、信号線C1・・・Cn
とにより、特定の素子が機能せしめられる。
く、一端が機能素子に接線され、複数のブロックに分割
された第1の配線層のパターンal、a2・・・、ml
、m2・・・と、基板表面全体に形成され所定の領域で
スルーホールT−Hの穿孔せしめられた層間絶縁膜(図
示せず)と、前記第1の配線層のパターンと直交するよ
うに形成され、スルーホールを介して電気的に接続され
る信号線としての第2の配線層CI・・・Cnとから構
成されており、駆動に際しては、機能素子側をブロック
毎に選定できる別口路の信号と、信号線C1・・・Cn
とにより、特定の素子が機能せしめられる。
ところで、セラミック基板上への配線形成技術としては
、機械的強度が大であって製造コストが低いことから、
厚膜技術が用いられることが多い。
、機械的強度が大であって製造コストが低いことから、
厚膜技術が用いられることが多い。
厚膜は薄膜に比べて十分なパターン精度を得ることがで
きないため、高密度の配線パターンの形成に際しては、
基板として表面をグレーズ加工したグレーズセラミック
基板を用い、インク(ペースト)としてメタルオーガニ
ック材料を用いる等、いろいろな工夫が行なわれており
、24本/ mm程度の配線パターンの形成は可能とな
っている。
きないため、高密度の配線パターンの形成に際しては、
基板として表面をグレーズ加工したグレーズセラミック
基板を用い、インク(ペースト)としてメタルオーガニ
ック材料を用いる等、いろいろな工夫が行なわれており
、24本/ mm程度の配線パターンの形成は可能とな
っている。
しかしながら、配線パターンの多層化に際しては、層間
絶縁膜への微細なスルーホールの形成が困難であらた。
絶縁膜への微細なスルーホールの形成が困難であらた。
すなわち、スクリーン印刷法においてスルーホールを形
成する場合には、インクのだれあるいは流れ等により1
00IU口以下のスルーホールを形成することはできず
、−万全面にガラス等を主成分とする絶縁膜を形成した
後、フォトリソ法によってスルーホールを穿孔する方法
では、ピンホールの存在等によるショートの発生を防止
するために、膜厚を厚くしなければならず、厚くすると
、フォトリソ工程におけるパターン精度の低下により、
微細なスルーホールの形成は極めて困難であった。また
、形成されたとしても接続面積が微細であるためコンタ
クト不良が発生する等の問題があった。
成する場合には、インクのだれあるいは流れ等により1
00IU口以下のスルーホールを形成することはできず
、−万全面にガラス等を主成分とする絶縁膜を形成した
後、フォトリソ法によってスルーホールを穿孔する方法
では、ピンホールの存在等によるショートの発生を防止
するために、膜厚を厚くしなければならず、厚くすると
、フォトリソ工程におけるパターン精度の低下により、
微細なスルーホールの形成は極めて困難であった。また
、形成されたとしても接続面積が微細であるためコンタ
クト不良が発生する等の問題があった。
そこで、層間絶縁膜の形成において各種の改良技術が検
討されており、薄膜方式の採用やポリイミド等の有機膜
の採用等が提案されている。
討されており、薄膜方式の採用やポリイミド等の有機膜
の採用等が提案されている。
前者の薄膜方式では、スパッタリング法やCVD法等に
おいて酸化シリコン膜等の絶縁膜を堆積するわけである
が、厚膜方式に比べて段差被覆性が悪く、段差部におい
てショートが発生する等、完全な層間絶縁は不可能であ
り、後者では、耐熱温度が低いことから、上層側の配線
パターンを厚膜法で形成することは不可能であり、いず
れの方法をもってしても高密度のマトリックス配線基板
の形成に際しては接続面積が微細であるためコンタクト
不良が発生し易く、信頼性が高くかつコストの低いもの
を得ることは困難であった。
おいて酸化シリコン膜等の絶縁膜を堆積するわけである
が、厚膜方式に比べて段差被覆性が悪く、段差部におい
てショートが発生する等、完全な層間絶縁は不可能であ
り、後者では、耐熱温度が低いことから、上層側の配線
パターンを厚膜法で形成することは不可能であり、いず
れの方法をもってしても高密度のマトリックス配線基板
の形成に際しては接続面積が微細であるためコンタクト
不良が発生し易く、信頼性が高くかつコストの低いもの
を得ることは困難であった。
そこで本発明者らは、コンタクト不良の発生を防止し、
信頼性の高いマトリックス配線基板を提供するべく、次
に示すような配線構造を提案している。
信頼性の高いマトリックス配線基板を提供するべく、次
に示すような配線構造を提案している。
すなわち、第1の配線層および該第1の配線層とは配線
方向の異なる第2の配線層を層間絶縁膜を介して順次積
層せしめた多層マトリックス配線基板において、第1の
配線層と第2の配線層との接続領域で、前記第1および
第2の配線層のうちいずれか一方の各パターンの端部が
他方の配線層の配線方向に屈曲せしめられると共に、該
屈曲端部でのみ前記第1の配線層と第2の配線層の各パ
ターンが夫々直接重なり合うように、層間絶縁膜が介在
せしめられている。
方向の異なる第2の配線層を層間絶縁膜を介して順次積
層せしめた多層マトリックス配線基板において、第1の
配線層と第2の配線層との接続領域で、前記第1および
第2の配線層のうちいずれか一方の各パターンの端部が
他方の配線層の配線方向に屈曲せしめられると共に、該
屈曲端部でのみ前記第1の配線層と第2の配線層の各パ
ターンが夫々直接重なり合うように、層間絶縁膜が介在
せしめられている。
かかる構造のマトリックス配線基板では、第1の配線層
と第2の配線層の各パターンが接続領域で、夫々同一方
向に走行しているため、高密度な配線パターンの場合に
も十分な接続面積をとることができ、接続不良の発生が
低減される。
と第2の配線層の各パターンが接続領域で、夫々同一方
向に走行しているため、高密度な配線パターンの場合に
も十分な接続面積をとることができ、接続不良の発生が
低減される。
また、層間絶縁膜に対しては、各パターン毎に微細なス
ルーホールを形成することなく、接続領域の近傍の第1
の配線層が露呈するように、少なくとも第1の配線層と
第2の配線層の交差部を含む島領域にのみ層間絶縁膜を
介在せしめるようにすればよいため、スクリーン印刷を
用いた厚膜工程で容易に形成可能である。
ルーホールを形成することなく、接続領域の近傍の第1
の配線層が露呈するように、少なくとも第1の配線層と
第2の配線層の交差部を含む島領域にのみ層間絶縁膜を
介在せしめるようにすればよいため、スクリーン印刷を
用いた厚膜工程で容易に形成可能である。
しかしながら、層間ショート等の不良発生は完全に皆無
とすることは不可能であり、製造歩留りを低下させる大
きな原因の1つとなっていた。にもかかわらず、一旦発
生してしまった層間ショート等の不良を救済する有力な
手段はないに等しいものであった。
とすることは不可能であり、製造歩留りを低下させる大
きな原因の1つとなっていた。にもかかわらず、一旦発
生してしまった層間ショート等の不良を救済する有力な
手段はないに等しいものであった。
本発明は、前記実情に鑑みてなされたもので、層間ショ
ート等の不良が発生した場合に容易に修復可能な多層配
線基板を提供することを目的とする。
ート等の不良が発生した場合に容易に修復可能な多層配
線基板を提供することを目的とする。
そこで、本発明では、第1の配線層および該第1の配線
層とは配線方向の異なる第2の配線層を層間絶縁膜を介
して順次積層せしめた多層マトリックス配線基板におい
て、前記第1の配線層および第2の配線層が少なくとも
各1本の修正用パターンを具備しており、更に第1の配
線層と第2の配線層との接続領域で、前記第1および第
2の配線層のうちいずれか一方の各パターンの端部が他
方の配線層の配線方向に屈曲せしめられると共に、該屈
曲端部でのみ前記第1の配線層と第2の配線層の各パタ
ーンが夫々直接重なり合うように、層間絶縁膜を介在せ
しめている。
層とは配線方向の異なる第2の配線層を層間絶縁膜を介
して順次積層せしめた多層マトリックス配線基板におい
て、前記第1の配線層および第2の配線層が少なくとも
各1本の修正用パターンを具備しており、更に第1の配
線層と第2の配線層との接続領域で、前記第1および第
2の配線層のうちいずれか一方の各パターンの端部が他
方の配線層の配線方向に屈曲せしめられると共に、該屈
曲端部でのみ前記第1の配線層と第2の配線層の各パタ
ーンが夫々直接重なり合うように、層間絶縁膜を介在せ
しめている。
すなわち、各配線層が修正用パターンを具えているため
、層間ショート等の不良が発生した場合、その部分を切
断し、配線パターンとして使用することなく、修正用パ
ターンを介して、所望のマトリックス配線を達成するこ
とができる。
、層間ショート等の不良が発生した場合、その部分を切
断し、配線パターンとして使用することなく、修正用パ
ターンを介して、所望のマトリックス配線を達成するこ
とができる。
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
第1図(a)および(b)は、本発明の静電記録ヘッド
の駆動回路に用いられるマトリックス配線基板の1部(
1ブロツク)を示す図である。第1図(b)は第1図(
a)のA−A断面図である。
の駆動回路に用いられるマトリックス配線基板の1部(
1ブロツク)を示す図である。第1図(b)は第1図(
a)のA−A断面図である。
このマトリックス配線基板は、グレーズ加工のなされた
セラミック基板S上に、第1の配線層りとしての、a1
〜a4のパターンからなるA1ブロック1.b1〜b4
のパターンからなるB1ブロック(図示せず)、同様の
A2ブロック(図示せず)、B2ブロック・・・A24
ブロツク(図示せず)、B24ブロツク(図示せず)と
いうふうに各ブロック夫々先端が直角方向に屈曲せしめ
られたライン幅54unの4本の縦方向のストライブパ
ターンと各ブロック毎に形成された1本の縦方向の修正
用パターンR1と、その上層に該各パターンの屈曲端C
を露呈せしめるように積層せしめられた、各ブロック毎
に台形状をなす層間絶縁膜11・・・14gと、更にこ
の上層に積層せしめられた第2の配線層Uとしての、第
1の配線層とは直交する。f、pi、o2.p22部本
のライン幅125廟の横方向のストライブパターンと1
本の横方向の修正用パターンにとから構成されている。
セラミック基板S上に、第1の配線層りとしての、a1
〜a4のパターンからなるA1ブロック1.b1〜b4
のパターンからなるB1ブロック(図示せず)、同様の
A2ブロック(図示せず)、B2ブロック・・・A24
ブロツク(図示せず)、B24ブロツク(図示せず)と
いうふうに各ブロック夫々先端が直角方向に屈曲せしめ
られたライン幅54unの4本の縦方向のストライブパ
ターンと各ブロック毎に形成された1本の縦方向の修正
用パターンR1と、その上層に該各パターンの屈曲端C
を露呈せしめるように積層せしめられた、各ブロック毎
に台形状をなす層間絶縁膜11・・・14gと、更にこ
の上層に積層せしめられた第2の配線層Uとしての、第
1の配線層とは直交する。f、pi、o2.p22部本
のライン幅125廟の横方向のストライブパターンと1
本の横方向の修正用パターンにとから構成されている。
ここで実際はa1〜a4.bl〜b4は各6本であるが
説明を簡単にするため各4本とする。
説明を簡単にするため各4本とする。
そして、上記第1の配線層の各ストライブパターンとこ
れに対応する第2の配線層の各ストライブパターンとは
第1の配線層の屈曲端近傍で接触することにより、電気
的接続が達成されるようになっている。
れに対応する第2の配線層の各ストライブパターンとは
第1の配線層の屈曲端近傍で接触することにより、電気
的接続が達成されるようになっている。
また、縦方向の修正用パターンR1は、olのパターン
とplのパターンとの間および横方向の修正用パターン
に上に層間絶縁膜から露呈するように夫々突出する第1
.第2および第3の突起nl、n2.n3を具えている
。
とplのパターンとの間および横方向の修正用パターン
に上に層間絶縁膜から露呈するように夫々突出する第1
.第2および第3の突起nl、n2.n3を具えている
。
次に、このマトリックス配線基板の製造方法について説
明する。
明する。
まず、グレーズ加工のなされたセラミック基板Sの全面
にメタロオーガニック金を0.5〜0.8鵡の厚さで印
刷、焼成し、フォトリソエツチングにより、第1の配線
層りとして、48ブロツクのパターンおよび縦方向の修
正用パターンR1を形成する。
にメタロオーガニック金を0.5〜0.8鵡の厚さで印
刷、焼成し、フォトリソエツチングにより、第1の配線
層りとして、48ブロツクのパターンおよび縦方向の修
正用パターンR1を形成する。
次いで、ガラスペーストを用いたスクリーン印刷および
焼成により各ブロック毎に、第1の配線層の屈曲端近傍
が露呈するように台形状の層間絶縁膜11〜148を形
成する。このとき、印刷および焼成工程を2回繰り返す
ことにより、ピンホールがなく、パターンの端部がゆる
やかなテーパ状をなすように形成する。
焼成により各ブロック毎に、第1の配線層の屈曲端近傍
が露呈するように台形状の層間絶縁膜11〜148を形
成する。このとき、印刷および焼成工程を2回繰り返す
ことにより、ピンホールがなく、パターンの端部がゆる
やかなテーパ状をなすように形成する。
この後、スクリーン印刷および焼成により全面に膜厚1
μmの金(Au)導体層を形成し、フォトリソエツチン
グ法によりパターニングし、第2の配線層として4本の
横方向のストライブパターンと横方向の修正用パターン
Kを形成する。
μmの金(Au)導体層を形成し、フォトリソエツチン
グ法によりパターニングし、第2の配線層として4本の
横方向のストライブパターンと横方向の修正用パターン
Kを形成する。
このようにして第1図(a)および(b)に示したよう
な、マトリックス配線基板が形成される。
な、マトリックス配線基板が形成される。
このような構造をとることにより、スルーホールの形成
は不用となり、従来、高密度化をはばむ問題となってい
たスルーホール貫通率、加工精度の限界(30IU以下
は不可能であった)等の問題はなくなる。従ってパター
ン形成上の精度は第1および第2の配線層の加工精度に
依存するのみであり、極めて信頼性の高い高密度のマト
リックス配線基板の形成が可能となる。
は不用となり、従来、高密度化をはばむ問題となってい
たスルーホール貫通率、加工精度の限界(30IU以下
は不可能であった)等の問題はなくなる。従ってパター
ン形成上の精度は第1および第2の配線層の加工精度に
依存するのみであり、極めて信頼性の高い高密度のマト
リックス配線基板の形成が可能となる。
また、層間絶縁膜の形成が厚膜法により極めて容易に形
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことが可能となるため、製造も容易でコストも大幅に低
減される。
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことが可能となるため、製造も容易でコストも大幅に低
減される。
ここで、縦方向の修正用パターンR1は横方向の修正用
パターンに接続されているが、他の第2の配線層の横方
向のストライブパターンとは接続されていない。
パターンに接続されているが、他の第2の配線層の横方
向のストライブパターンとは接続されていない。
今、仮に第1図(a)の点Aにおいて層間絶縁膜にピン
ホールがあり、層間不良が発生したとする。
ホールがあり、層間不良が発生したとする。
本来、信号線すなわちストライブパターン02の信号は
第1層目のストライブパターンa3に伝えられるが、こ
の欠陥(層間不良)のためにストライブパターンa2に
も伝えられてしまうことになる。
第1層目のストライブパターンa3に伝えられるが、こ
の欠陥(層間不良)のためにストライブパターンa2に
も伝えられてしまうことになる。
この場合の修正方法を以下に説明する。
まず、第2図に示す如く、ディスペンサーを用いて、メ
タロオーガニック金ペーストを塗布し、縦方向(第1層
目)の修正用パターンR1と横方向(第2層目)のスト
ライブパターンp2とにかかるように第1のドツト状パ
ターンm1を形成すると共に4横方向(第2層目)の修
正用パターンにと縦方向(第1層目)のストライブパタ
ーンa2とにかかるように第2のドツト状パターンm2
を形成し、焼結する。
タロオーガニック金ペーストを塗布し、縦方向(第1層
目)の修正用パターンR1と横方向(第2層目)のスト
ライブパターンp2とにかかるように第1のドツト状パ
ターンm1を形成すると共に4横方向(第2層目)の修
正用パターンにと縦方向(第1層目)のストライブパタ
ーンa2とにかかるように第2のドツト状パターンm2
を形成し、焼結する。
このとき、ある程度の広がりは避けられず、これらのド
ツト状パターンml、m2は実際は、第2図の如く、他
のパターンにかかるように形成されてしまうことが多い
。
ツト状パターンml、m2は実際は、第2図の如く、他
のパターンにかかるように形成されてしまうことが多い
。
この後、第3図に示す如く、YAGレーザを用い、切断
線c1に従って、ストライブパターンa2の先端部を切
断し、横方向のストライブパターンp1と、縦方向のス
トライブパターンa2を分離する。
線c1に従って、ストライブパターンa2の先端部を切
断し、横方向のストライブパターンp1と、縦方向のス
トライブパターンa2を分離する。
次いで、切断線c2に従って前記第1のドツト状パター
ンm1のストライブパターン01にががっている部分を
切断し、分離する。
ンm1のストライブパターン01にががっている部分を
切断し、分離する。
続いて、切断線c3に従って、縦方向のストライブパタ
ーンa2を分断する。
ーンa2を分断する。
そして更に、切断線c4および切断線c5に従って、第
2のドツト状パターンm2をカギ状に分断し、縦方向の
ストライブパターンa2のみが横方向の修正用パターン
Kに接続されるようにする。
2のドツト状パターンm2をカギ状に分断し、縦方向の
ストライブパターンa2のみが横方向の修正用パターン
Kに接続されるようにする。
このようにして、修正がなされ、ストライブパターンa
2は中間を分断されるため層間ショートの発生した部分
Aでは、ストライブパターン02とショートしているが
、両端が浮いた状態となっているため、信号の流れに影
響はない。
2は中間を分断されるため層間ショートの発生した部分
Aでは、ストライブパターン02とショートしているが
、両端が浮いた状態となっているため、信号の流れに影
響はない。
また、横方向のストライブパターンp1の信号は、第1
のドツトパターンm1を介して縦方向の修正用パターン
R1に伝えられ、更に、横方向の修正用パターンKを経
、そして第2のドツトパターンm2を介して本来の縦方
向のストライブパターンa2に出力され、記録部(機能
素子)へと伝達される。
のドツトパターンm1を介して縦方向の修正用パターン
R1に伝えられ、更に、横方向の修正用パターンKを経
、そして第2のドツトパターンm2を介して本来の縦方
向のストライブパターンa2に出力され、記録部(機能
素子)へと伝達される。
このようにして、容易に層間ショートの修正を行なうこ
とができ、製造歩留りも大幅に向上する。
とができ、製造歩留りも大幅に向上する。
ここで、層間接続部において第1層目(縦方向)のスト
ライブパターンa1〜a4はパターン幅が、第2層目(
溝方向)のストライブパターン01゜pi、C2,p2
のパターン幅に比べて小さく形成されているため、第1
層目の周辺をレーザで切断することによって第2層目の
ストライブパターンの切断が誘起されることもなく、第
1層目のストライブパターンのみが容易に分断され得る
。なお、レーザによる切断では、層間絶縁膜までは切断
されず、」二層のみが分断される。
ライブパターンa1〜a4はパターン幅が、第2層目(
溝方向)のストライブパターン01゜pi、C2,p2
のパターン幅に比べて小さく形成されているため、第1
層目の周辺をレーザで切断することによって第2層目の
ストライブパターンの切断が誘起されることもなく、第
1層目のストライブパターンのみが容易に分断され得る
。なお、レーザによる切断では、層間絶縁膜までは切断
されず、」二層のみが分断される。
なお、実施例では第1層目に屈曲部を有する幅の狭いス
トライブパターン、第2層目に幅の広いストライブパタ
ーンが形成されているが、この逆でもよい。すなわち、
第1層目に幅の広いストライブパターン、第2層目に屈
曲部を有する幅の狭いストライブパターンが形成されて
いる場合、第2層目のストライブパターンを分断するよ
うにすれば、第1層目のストライブパターンを分断する
ことなく使用できる。また、切断ラインの形状について
は、第4図(a)および(b)に示す如く、一本のライ
ンとしても方形状としてもよい。
トライブパターン、第2層目に幅の広いストライブパタ
ーンが形成されているが、この逆でもよい。すなわち、
第1層目に幅の広いストライブパターン、第2層目に屈
曲部を有する幅の狭いストライブパターンが形成されて
いる場合、第2層目のストライブパターンを分断するよ
うにすれば、第1層目のストライブパターンを分断する
ことなく使用できる。また、切断ラインの形状について
は、第4図(a)および(b)に示す如く、一本のライ
ンとしても方形状としてもよい。
また、修正用ラインの形状および数については適宜変更
可能である。
可能である。
以上説明してきたように、本発明の多層配線基板によれ
ば、各配線層が少なくとも1本の修正用パターンを具備
しているため、製造後において層間ショート等の不良が
検知された場合も容易に修正可能であり、製造歩留りを
大幅に向上することができる。
ば、各配線層が少なくとも1本の修正用パターンを具備
しているため、製造後において層間ショート等の不良が
検知された場合も容易に修正可能であり、製造歩留りを
大幅に向上することができる。
第1図(a)および(b)は、本発明実施例のマトリッ
クス配線基板の1部を示す図、第2図および第3図は、
同マトリックス配線基板の層間ショート発生時における
修正工程を示す図、第4図(a)および(b)は、切断
ラインの形状を示す図、第5図は通常のマトリックス配
線基板を示す図である。 a1〜a4・・・第1の配線層(D)゛のパターン、o
1 、 o 2 、 p 1 、 p 2 ・
−・第2の配線層(U)のパターン、11・・・層間絶
縁膜、K、R1・・・修正用パターン、ml、m2・・
・ドツト状パターン、C1・・・C5・・・切断線、a
l、C2・・・ml、m2・・・・・・第1の配線層(
機能素子配線)、C1・・・cn・・・・・・第2の配
線層(信号線) 、T−H・・・スルーホール、S・・
・セラミックス基板。 第1図(Q) 第1図(b) 第2図 第3図 第5図
クス配線基板の1部を示す図、第2図および第3図は、
同マトリックス配線基板の層間ショート発生時における
修正工程を示す図、第4図(a)および(b)は、切断
ラインの形状を示す図、第5図は通常のマトリックス配
線基板を示す図である。 a1〜a4・・・第1の配線層(D)゛のパターン、o
1 、 o 2 、 p 1 、 p 2 ・
−・第2の配線層(U)のパターン、11・・・層間絶
縁膜、K、R1・・・修正用パターン、ml、m2・・
・ドツト状パターン、C1・・・C5・・・切断線、a
l、C2・・・ml、m2・・・・・・第1の配線層(
機能素子配線)、C1・・・cn・・・・・・第2の配
線層(信号線) 、T−H・・・スルーホール、S・・
・セラミックス基板。 第1図(Q) 第1図(b) 第2図 第3図 第5図
Claims (6)
- (1)少なくとも、第1の配線層と、 該第1の配線層とは配線方向の異なる第2の配線層とを 層間絶縁膜を介して順次積層せしめた多層マトリックス
配線基板において、 前記第1の配線層と第2の配線層との接続領域で前記第
1および第2の配線層のうちいずれか一方の各パターン
の端部が他方の配線層の配線方向に屈曲せしめられてお
り、この屈曲端部およびその近傍でのみこれらの配線層
の各パターンが直接重なり合うように、これらの配線層
の間には所定の領域に層間絶縁膜が介在せしめられると
共に、更に、前記第1の配線層および前記第2の配線層
は夫々、少なくとも1本の修正用パターンを具備したこ
とを特徴とする多層配線基板。 - (2)前記第1の配線層の各パターンと前記第2の配線
層の各パターンとは、層間接続部においてパターン幅の
差が十分に大きくなるように構成されていることを特徴
とする特許請求の範囲第(1)項記載の多層配線基板。 - (3)前記第1および第2の配線層のうち、下層側に位
置する第1の配線層のパターンの端部が屈曲端部を構成
するようにしたことを特徴とする特許請求の範囲第(1
)項記載の多層配線基板。 - (4)前記第1および第2の配線層のうち、上層側に位
置する第2の配線層のパターンの端部が屈曲端部を構成
するようにしたことを特徴とする特許請求の範囲第(1
)項記載の多層配線基板。 - (5)屈曲部を有するパターンの屈曲部のパターン幅が
、該屈曲部と重なり合う他の配線層のパターン幅よりも
小さいことを特徴とする特許請求の範囲第(1)項記載
の多層配線基板。 - (6)前記第1の配線層の各パターンは復数個のブロッ
クに分割せしめられており、各ブロック毎に、島をなす
ように、第1および第2の配線層の交差部に層間絶縁膜
が介在せしめられるようにしたことを特徴とする特許請
求の範囲第(1)項乃至第(5)項のいずれかに記載の
多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7632786A JPS62232996A (ja) | 1986-04-02 | 1986-04-02 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7632786A JPS62232996A (ja) | 1986-04-02 | 1986-04-02 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62232996A true JPS62232996A (ja) | 1987-10-13 |
Family
ID=13602257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7632786A Pending JPS62232996A (ja) | 1986-04-02 | 1986-04-02 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62232996A (ja) |
-
1986
- 1986-04-02 JP JP7632786A patent/JPS62232996A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4415403A (en) | Method of fabricating an electrostatic print head | |
JPH1154697A (ja) | 混成集積回路用基板及びその製造方法 | |
JP2503725B2 (ja) | 多層配線基板 | |
JPS6318697A (ja) | 多層配線基板 | |
JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
JPS62232996A (ja) | 多層配線基板 | |
JPS62232995A (ja) | 多層配線基板 | |
JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
JPS62196898A (ja) | マトリツクス配線基板およびその製造方法 | |
JPH01298796A (ja) | 混成集積回路 | |
JP2542128B2 (ja) | セラミック多層配線基板およびその製造法 | |
JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
JP2705154B2 (ja) | プリント配線板の製造方法 | |
JPH08255969A (ja) | プリント基板装置 | |
JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
JPS58147097A (ja) | 多層配線板の製造方法 | |
JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
JPH02166786A (ja) | 回路基板 | |
JPH0455556B2 (ja) | ||
JPH1154916A (ja) | 厚膜多層回路基板 | |
JPS6112092A (ja) | 多層配線を有する電子装置 | |
JPS59225590A (ja) | 高密度多層配線基板 | |
JPS6314469A (ja) | フオトセンサアレイ装置およびその製造方法 | |
JPS594198A (ja) | プリント配線基板の製造方法 | |
JPH04223395A (ja) | 薄膜形成用基板 |