JPS62196898A - マトリツクス配線基板およびその製造方法 - Google Patents
マトリツクス配線基板およびその製造方法Info
- Publication number
- JPS62196898A JPS62196898A JP3877286A JP3877286A JPS62196898A JP S62196898 A JPS62196898 A JP S62196898A JP 3877286 A JP3877286 A JP 3877286A JP 3877286 A JP3877286 A JP 3877286A JP S62196898 A JPS62196898 A JP S62196898A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- layer
- matrix
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 34
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マトリックス配線基板およびその製造方法に
係り、特にサーマルヘッドや静電記録ヘッド等における
マトリックス配線技術に関する。
係り、特にサーマルヘッドや静電記録ヘッド等における
マトリックス配線技術に関する。
近年、電子デバイスの分野では軽量化および小型化への
要求に伴い、配線の高密度化が急速に進められてきてい
る。11を層の配線パターンの高密度化には、配線自由
度の制限と加工性の限界とが避は得ない問題となってお
り、このため、2層、3層へと配線パターンの多層化が
進む傾向にある。
要求に伴い、配線の高密度化が急速に進められてきてい
る。11を層の配線パターンの高密度化には、配線自由
度の制限と加工性の限界とが避は得ない問題となってお
り、このため、2層、3層へと配線パターンの多層化が
進む傾向にある。
なかでも、サーマルヘッドにおける発熱抵抗体の駆動回
路あるいは密着型イメージセンサの駆動回路等において
は、駆動用ICの使用個数の低減という目的もあり、マ
トリックス配線が用いられることが多い。
路あるいは密着型イメージセンサの駆動回路等において
は、駆動用ICの使用個数の低減という目的もあり、マ
トリックス配線が用いられることが多い。
例えばこれらマトリックス配線基板は、第5図に示す如
く、一端が機能素子に接線され、;(数のブロックに分
割された第1の配線層のパターンal、a2・・・、m
l、m2・・・と、基板表面全体に形成され所定の領域
でスルーホールT−Hの穿孔せしめられた層間絶縁膜(
図示せず)と、前記第1の配線層のパターンと直交する
ように形成され、スルーホールを介して電気的に接続さ
れる信号線としての第2の配線層C1・・・Cnとから
構成されており、駆動に際しては、機能素子側をブロッ
ク毎に選定できる別口路の信号と、信号線C1・・・C
nとにより、特定の素子が機能せしめられる。
く、一端が機能素子に接線され、;(数のブロックに分
割された第1の配線層のパターンal、a2・・・、m
l、m2・・・と、基板表面全体に形成され所定の領域
でスルーホールT−Hの穿孔せしめられた層間絶縁膜(
図示せず)と、前記第1の配線層のパターンと直交する
ように形成され、スルーホールを介して電気的に接続さ
れる信号線としての第2の配線層C1・・・Cnとから
構成されており、駆動に際しては、機能素子側をブロッ
ク毎に選定できる別口路の信号と、信号線C1・・・C
nとにより、特定の素子が機能せしめられる。
ところで、セラミック基板上への配線形成技術としては
、機械的強度が大であって製造コストが低いことから、
厚膜技術が用いられることが多い。
、機械的強度が大であって製造コストが低いことから、
厚膜技術が用いられることが多い。
厚膜は薄膜に比べて十分なパターン精度を得ることがで
きないため、高密度の配線パターンの形成に際しては、
基板として表面をグレーズ加工したグレーズセラミック
基板を用い、インク(ペースト)としてメタルオーガニ
ック材料を用いる等、いろいろな工夫が行なわれており
、24本/m11程度の配線パターンの形成は可能とな
っている。
きないため、高密度の配線パターンの形成に際しては、
基板として表面をグレーズ加工したグレーズセラミック
基板を用い、インク(ペースト)としてメタルオーガニ
ック材料を用いる等、いろいろな工夫が行なわれており
、24本/m11程度の配線パターンの形成は可能とな
っている。
しかしながら、配線パターンの多層化に際しては、層間
絶縁膜への微細なスルーホールの形成が困難であった。
絶縁膜への微細なスルーホールの形成が困難であった。
すなわち、スクリーン印刷法においてスルーホールを形
成する場合には、インクのだれあるいは流れ等により1
00LIA口以下のスルーホールを形成することはでき
ず、−万全面にガラス等を主成分とする絶縁膜を形成し
た後、フォトリソ法によってスルーホールを穿孔する方
法では、ピンホールの存在等によるショートの発生を防
止するために、膜厚を厚くしなければならず、厚くする
と、フォトリソ工程におけるパターン精度の低下により
、微細なスルーホールの形成は極めて困難であった。ま
た、形成されたとしても接続面積が微細であるためコン
タクト不良が発生する等の問題があった。
成する場合には、インクのだれあるいは流れ等により1
00LIA口以下のスルーホールを形成することはでき
ず、−万全面にガラス等を主成分とする絶縁膜を形成し
た後、フォトリソ法によってスルーホールを穿孔する方
法では、ピンホールの存在等によるショートの発生を防
止するために、膜厚を厚くしなければならず、厚くする
と、フォトリソ工程におけるパターン精度の低下により
、微細なスルーホールの形成は極めて困難であった。ま
た、形成されたとしても接続面積が微細であるためコン
タクト不良が発生する等の問題があった。
そこで、層間絶縁膜の形成において各種の改良技術が検
討されており、薄膜方式の採用やポリイミド等の9機膜
の採用等が提案されている。
討されており、薄膜方式の採用やポリイミド等の9機膜
の採用等が提案されている。
前者の薄膜方式では、スパッタリング法やCVD法等に
おいて酸化シリコン膜等の絶縁膜を堆積するわけである
が、厚膜方式に比べて段差11 m性が悪く、段差部に
おいてショートが発生する等、完全な層間絶縁は不可能
であり、後者では、耐熱温度が低いことから、上層側の
配線パターンを厚膜法で形成することは不可能であり、
いずれの方法をもってしても高密度のマトリックス配線
基板の形成に際しては接続面積が微細であるためコンタ
クト不良が発生し易く、信頼性が高くかつコストの低い
ものを得ることは困難であった。
おいて酸化シリコン膜等の絶縁膜を堆積するわけである
が、厚膜方式に比べて段差11 m性が悪く、段差部に
おいてショートが発生する等、完全な層間絶縁は不可能
であり、後者では、耐熱温度が低いことから、上層側の
配線パターンを厚膜法で形成することは不可能であり、
いずれの方法をもってしても高密度のマトリックス配線
基板の形成に際しては接続面積が微細であるためコンタ
クト不良が発生し易く、信頼性が高くかつコストの低い
ものを得ることは困難であった。
本発明は、前記実情に鑑みてなされたもので、コンタク
ト不良の発生を防止し、信頼性の高いマトリックス配線
基板を提供することを目的とする。
ト不良の発生を防止し、信頼性の高いマトリックス配線
基板を提供することを目的とする。
そこで、本発明では、第1の配線層および該第1の配線
層とは配線方向の異なる第2の配線層を層間絶縁膜を介
して順次積層せしめた多層マトリックス配線基板におい
て、第1の配線層と第2の配線層との接続領域で、前記
第1および第2の配線層のうちいずれか一方の各パター
ンの端部が他方の配線層の配線方向に屈曲せしめられて
おり、該屈曲端部でのみ前記第1の配線層と第2の配線
層の各パターンが夫々直接重なり合うように、層間絶縁
膜が介在せしめられている。
層とは配線方向の異なる第2の配線層を層間絶縁膜を介
して順次積層せしめた多層マトリックス配線基板におい
て、第1の配線層と第2の配線層との接続領域で、前記
第1および第2の配線層のうちいずれか一方の各パター
ンの端部が他方の配線層の配線方向に屈曲せしめられて
おり、該屈曲端部でのみ前記第1の配線層と第2の配線
層の各パターンが夫々直接重なり合うように、層間絶縁
膜が介在せしめられている。
このマトリックス配線基板の形成に際しては、全工程を
厚膜工程で行なうようにしている。
厚膜工程で行なうようにしている。
かかる構造の7トソツクス配線基板では、第1の配線層
と第2の配線層の各パターンが接続領域で、夫々同一方
向に走行しているため、高密度な配線パターンの場合に
も十分な接続面積をとることができ、接続不良の発生が
低減される。
と第2の配線層の各パターンが接続領域で、夫々同一方
向に走行しているため、高密度な配線パターンの場合に
も十分な接続面積をとることができ、接続不良の発生が
低減される。
また、層間絶縁膜に対しては、各パターン毎に微細なス
ルーホールを形成することなく、接続領域の近傍の第1
の配線層が露呈するように、少なくとも第1の配線層と
第2の配線層の交差部を含む島領域にのみ層間絶縁膜を
介在せしめるようにすればよいため、スクリーン印刷を
用いた厚膜工程で容易に形成可能である。
ルーホールを形成することなく、接続領域の近傍の第1
の配線層が露呈するように、少なくとも第1の配線層と
第2の配線層の交差部を含む島領域にのみ層間絶縁膜を
介在せしめるようにすればよいため、スクリーン印刷を
用いた厚膜工程で容易に形成可能である。
従って、全工程を厚膜技術で形成することが可能となり
、低コストで信頼性の高い高密度マトリックス配線基板
の形成が可能となる。
、低コストで信頼性の高い高密度マトリックス配線基板
の形成が可能となる。
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
第1図(a)および(b)は、密性型イメージセンサの
駆動回路を構成するマトリックス配線基板の1部を示す
図である。(第1図(b)は、第1図(a)のA−A断
面拡大図である。)このマトリックス配線基板は、グレ
ーズ加工のなされたセラミック基板S上に、形成された
第1の配線層りとしての、a1〜a64のパターンから
なるA1ブロック、b1〜b64のパターンからなるB
1ブロック、同様のA2ブロック、B2ブロック・・・
A24ブロツク、B24ブロツクというふうに各ブロッ
ク夫々先端が直角方向に屈曲せしめられた64本の縦方
向のストライプパターンと、その上層に該各パターンの
屈曲端Cを露呈せしめるように積層せしめられた、各ブ
ロック毎に台形状をなす層間絶縁膜■1・・・148と
、更にこの上層に積層せしめられた第2の配線層Uとし
ての、第1の配線層とは直交する。l、pi、o2゜p
2・・・o64.p64の128本の横方向のストライ
ブパターン(例えば12本/IIIm)とから構成され
ている。
駆動回路を構成するマトリックス配線基板の1部を示す
図である。(第1図(b)は、第1図(a)のA−A断
面拡大図である。)このマトリックス配線基板は、グレ
ーズ加工のなされたセラミック基板S上に、形成された
第1の配線層りとしての、a1〜a64のパターンから
なるA1ブロック、b1〜b64のパターンからなるB
1ブロック、同様のA2ブロック、B2ブロック・・・
A24ブロツク、B24ブロツクというふうに各ブロッ
ク夫々先端が直角方向に屈曲せしめられた64本の縦方
向のストライプパターンと、その上層に該各パターンの
屈曲端Cを露呈せしめるように積層せしめられた、各ブ
ロック毎に台形状をなす層間絶縁膜■1・・・148と
、更にこの上層に積層せしめられた第2の配線層Uとし
ての、第1の配線層とは直交する。l、pi、o2゜p
2・・・o64.p64の128本の横方向のストライ
ブパターン(例えば12本/IIIm)とから構成され
ている。
そして、上記第1の配線層の各パターンとこれに対応す
る第2の配線層のパターンとは第1の配線層の屈曲端近
傍で接触することにより、電気的接続が達成されるよう
になっている。
る第2の配線層のパターンとは第1の配線層の屈曲端近
傍で接触することにより、電気的接続が達成されるよう
になっている。
次に、このマトリックス配線基板の製造方法について説
明する。
明する。
まず、第2図(a)に示す如く、グレーズ加工のなされ
たセラミック基板Sの全面にメタロオーガニック金を0
.5〜0.gIUの厚さで印刷、焼成し、フォトリソエ
ツチングにより、第1の配線層りとして、48ブロツク
のパターンを形成する。
たセラミック基板Sの全面にメタロオーガニック金を0
.5〜0.gIUの厚さで印刷、焼成し、フォトリソエ
ツチングにより、第1の配線層りとして、48ブロツク
のパターンを形成する。
このパターンの密度は12本/關である。
次いで、第2図(b)に示す如く、ガラスペーストを用
いたスクリーン印刷および焼成により各ブロック毎に、
第1の配線層の屈曲端近傍が露呈するように台形状の層
間絶縁膜11〜I48を形成する。このとき、印刷およ
び焼成工程を2回繰り返すことにより、ピンホールがな
くなり、また2回1」を1回口よりやや小さlのパター
ンとすることにより、パターンの端部がゆるやかなテー
パ状をなすように形成する。
いたスクリーン印刷および焼成により各ブロック毎に、
第1の配線層の屈曲端近傍が露呈するように台形状の層
間絶縁膜11〜I48を形成する。このとき、印刷およ
び焼成工程を2回繰り返すことにより、ピンホールがな
くなり、また2回1」を1回口よりやや小さlのパター
ンとすることにより、パターンの端部がゆるやかなテー
パ状をなすように形成する。
この後、スクリーン印刷および焼成により全面に膜厚1
usの金(Au)導体層を形成し、フォトリソエツチ
ング法によりバターニングし、第2の配線層を形成する
。
usの金(Au)導体層を形成し、フォトリソエツチ
ング法によりバターニングし、第2の配線層を形成する
。
このようにして第1図(a)および(b)に示したよう
な、マトリックス配線基板が形成される。
な、マトリックス配線基板が形成される。
このような構造をとることにより、スルーホールの形成
は不用となり、従来、高密度化をはばむ問題となってい
たスルーホール貫通率、加工精度の限界(30μs以下
は不可能であった)等の問題はなくなる。従ってパター
ン形成上の精度は第1および第2の配線層の加工精度に
依存するのみであり、極めて信頼性の高い高密度のマト
リックス配線基板の形成が可能となる。
は不用となり、従来、高密度化をはばむ問題となってい
たスルーホール貫通率、加工精度の限界(30μs以下
は不可能であった)等の問題はなくなる。従ってパター
ン形成上の精度は第1および第2の配線層の加工精度に
依存するのみであり、極めて信頼性の高い高密度のマト
リックス配線基板の形成が可能となる。
また、層間絶縁膜の形成が厚膜法により極めて容易に形
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことが可能となるため、製造も容易でコストも大幅に低
減される。
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことが可能となるため、製造も容易でコストも大幅に低
減される。
また、層間絶縁膜の形成に際しては、2回の印刷および
焼成工程を経るようにしているため、第3図に示す如く
、エツジがEr−20〜50+Lm。
焼成工程を経るようにしているため、第3図に示す如く
、エツジがEr−20〜50+Lm。
E2=20〜50m、膜厚G+−10〜15um。
G2=10〜15aとなだらかなテーパ状をなしており
、この」二層に形成される第2の配線層の段切れもなく
なり信頼性が向上する。また、ピンホール等の欠陥もな
く、絶縁性も確実なものとなっている。ここで、実施例
においては1回口と2回口のパターンのサイズを異なっ
たものとしているが、同一サイズのパターンを重ねるよ
うにしても各パターンのわずかなずれから、段差は小さ
くなり、又、ピンホール防止効果も十分に発揮されるこ
とはいうまでもない。
、この」二層に形成される第2の配線層の段切れもなく
なり信頼性が向上する。また、ピンホール等の欠陥もな
く、絶縁性も確実なものとなっている。ここで、実施例
においては1回口と2回口のパターンのサイズを異なっ
たものとしているが、同一サイズのパターンを重ねるよ
うにしても各パターンのわずかなずれから、段差は小さ
くなり、又、ピンホール防止効果も十分に発揮されるこ
とはいうまでもない。
なお、第1の配線層のパターンの機能素子側端部は、第
2の配線層のパターニング工程においてはレジスト被覆
するなどして、露出しないようにしなければならない。
2の配線層のパターニング工程においてはレジスト被覆
するなどして、露出しないようにしなければならない。
また、実施例においては、下層側に位置する第1の配線
層の各パターンの先端を直角方向に屈曲させるようにし
たが、必ずしも下層側を屈曲させる必要はなく、第4図
に示す如く、上層側のパターンの先端を屈曲させるよう
にしてもよい。このとき、段差上へのパターン形成では
、高精度のパターンを得ることはできないため、下層側
に、より高密度のパターンをもつ層がくるようにした方
がよい。
層の各パターンの先端を直角方向に屈曲させるようにし
たが、必ずしも下層側を屈曲させる必要はなく、第4図
に示す如く、上層側のパターンの先端を屈曲させるよう
にしてもよい。このとき、段差上へのパターン形成では
、高精度のパターンを得ることはできないため、下層側
に、より高密度のパターンをもつ層がくるようにした方
がよい。
更に、実施例においては、第1および第2の配線層およ
び層間絶縁膜の形成に際し、厚膜技術を用いたが、薄膜
技術を用いるようにしてもよい。
び層間絶縁膜の形成に際し、厚膜技術を用いたが、薄膜
技術を用いるようにしてもよい。
以上説明してきたように、本発明によれば、多層マトリ
ックス配線基板において、第1の配線層と第2の配線層
とがその接続領域で、各層のうちのいずれか一方の配線
層における各パターンの端部が油力の配線層の配線方向
に屈曲せしめられており、該屈曲端部の近傍でのみ、第
1の配線層および第2の配線層の各パターンが夫々接触
するように、第1および第2の配線層の間に層間絶縁膜
が介在せしめるようにしているため高密度配線基板にお
いても接続面積を大きくすることができ第1および第2
の配線層の接続が確実となる上、接続抵抗を低下せしめ
ることができる。また、スルーホールの形成が不要であ
るため、層間絶縁膜の膜厚を十分に厚くすることができ
、層間のショートの発生もほとんど皆無となる。
ックス配線基板において、第1の配線層と第2の配線層
とがその接続領域で、各層のうちのいずれか一方の配線
層における各パターンの端部が油力の配線層の配線方向
に屈曲せしめられており、該屈曲端部の近傍でのみ、第
1の配線層および第2の配線層の各パターンが夫々接触
するように、第1および第2の配線層の間に層間絶縁膜
が介在せしめるようにしているため高密度配線基板にお
いても接続面積を大きくすることができ第1および第2
の配線層の接続が確実となる上、接続抵抗を低下せしめ
ることができる。また、スルーホールの形成が不要であ
るため、層間絶縁膜の膜厚を十分に厚くすることができ
、層間のショートの発生もほとんど皆無となる。
また、形成に際しては、全工程、厚膜法で形成すること
ができるため製造が容易であり、製造コストを大幅に低
減することができる。
ができるため製造が容易であり、製造コストを大幅に低
減することができる。
第1図(a)および(b)は、夫々、本発明実施例のマ
トリックス配線基板を示す図(第1図(b)は第1図(
a)のA−A断面図)、第2図(a)および(b)は、
同マトリックス配線基板の製造工程を示す図、第3図は
、層間絶縁膜のパターンエツジの断面形状を示す図、第
4図は、本発明の他の実施例を示す図、第5図は、従来
例のマトリックス配線基板を示す図である。 al、C2・・・ml、m2・・・・・・第1の配線層
(機能素子配線)、C1・・・cn・・・・・・第2の
配線層(信号線) 、T−H・・・スルーホール、S・
・・セラミック基板、AI、Bl、A2.B2. ・・
・ ・・・ブロック、D・・・第1の配線層、11・・
・14g・・・層間絶縁膜、ol、pi、・・・C64
,p64・・・第2の配線層パターン、U・・・第2の
配線層。 第3図 第4図 H 第5図
トリックス配線基板を示す図(第1図(b)は第1図(
a)のA−A断面図)、第2図(a)および(b)は、
同マトリックス配線基板の製造工程を示す図、第3図は
、層間絶縁膜のパターンエツジの断面形状を示す図、第
4図は、本発明の他の実施例を示す図、第5図は、従来
例のマトリックス配線基板を示す図である。 al、C2・・・ml、m2・・・・・・第1の配線層
(機能素子配線)、C1・・・cn・・・・・・第2の
配線層(信号線) 、T−H・・・スルーホール、S・
・・セラミック基板、AI、Bl、A2.B2. ・・
・ ・・・ブロック、D・・・第1の配線層、11・・
・14g・・・層間絶縁膜、ol、pi、・・・C64
,p64・・・第2の配線層パターン、U・・・第2の
配線層。 第3図 第4図 H 第5図
Claims (7)
- (1)少なくとも、第1の配線層と、 該第1の配線層とは配線方向の異なる第2の配線層とを 層間絶縁膜を介して順次積層せしめた多層マトリックス
配線基板において、 前記第1の配線層と第2の配線層との接続領域で前記第
1および第2の配線層のうちいずれか一方の各パターン
の端部が他方の配線層の配線方向に屈曲せしめられてお
り、この屈曲端部およびその近傍でのみこれらの配線層
の各パターンが直接重なり合うように、これらの配線層
の間には所定の領域に層間絶縁膜が介在せしめられるよ
うにしたことを特徴とするマトリックス配線基板。 - (2)前記第1および第2の配線層のうち、下層側に位
置する第1の配線層のパターンの端部が屈曲端部を構成
するようにしたことを特徴とする特許請求の範囲第(1
)項記載のマトリックス配線基板。 - (3)前記第1および第2の配線層のうち、上層側に位
置する第2の配線層のパターンの端部が屈曲端部を構成
するようにしたことを特徴とする特許請求の範囲第(1
)項記載のマトリックス配線基板。 - (4)前記第1の配線層の各パターンは複数個のブロッ
クに分割せしめられており、各ブロック毎に、島をなす
ように、第1および第2の配線層の交差部に層間絶縁膜
が介在せしめられるようにしたことを特徴とする特許請
求の範囲第(1)項乃至第(3)項のいずれかに記載の
マトリックス配線基板。 - (5)第1の配線層を形成する第1の工程と、層間絶縁
膜を形成する第2の工程と、 第2の配線層を形成する第3の工程とを 含み、 前記第1の配線層と第2の配線層との接続領域で前記第
1および第2の配線層のうちいずれか一方の各パターン
の端部が他方の配線層の配線方向に屈曲せしめられてお
り、この屈曲端部およびその近傍でのみこれらの配線層
の各パターンが直接重なり合うように、これらの配線層
の間には所定の領域に層間絶縁膜が介在せしめられるよ
うにしたマトリックス配線基板の製造方法において、前
記第2の工程がスクリーン印刷および焼成による厚膜工
程であることを特徴とするマトリックス配線基板の製造
方法。 - (6)前記厚膜工程は2回以上の印刷および焼成工程を
含むようにしたことを特徴とする特許請求の範囲第(5
)項記載の マトリックス配線基板の製造方法。 - (7)前記第1および第3の工程は、スクリーン印刷お
よび焼成による厚膜工程であることを特徴とする特許請
求の範囲第(5)項又は第(6)項記載のマトリックス
配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3877286A JPS62196898A (ja) | 1986-02-24 | 1986-02-24 | マトリツクス配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3877286A JPS62196898A (ja) | 1986-02-24 | 1986-02-24 | マトリツクス配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62196898A true JPS62196898A (ja) | 1987-08-31 |
Family
ID=12534581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3877286A Pending JPS62196898A (ja) | 1986-02-24 | 1986-02-24 | マトリツクス配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62196898A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0232866A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | サーマルヘッドの製造法 |
-
1986
- 1986-02-24 JP JP3877286A patent/JPS62196898A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0232866A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | サーマルヘッドの製造法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0423495A (ja) | 多層配線基板 | |
JPS62196898A (ja) | マトリツクス配線基板およびその製造方法 | |
JPH0695517B2 (ja) | 半導体装置 | |
JPS5952073B2 (ja) | ダイオ−ドマトリクス一体化感熱ヘツド | |
US4991284A (en) | Method for manufacturing thick film circuit board device | |
JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
JPS62232995A (ja) | 多層配線基板 | |
JPS62232996A (ja) | 多層配線基板 | |
JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
JP2000174128A (ja) | 半導体薄膜装置とその製造方法 | |
JPH08255969A (ja) | プリント基板装置 | |
JPS6112092A (ja) | 多層配線を有する電子装置 | |
JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
JP2843401B2 (ja) | 多層構造配線基板 | |
JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
JPH0147036B2 (ja) | ||
JPH0340449A (ja) | 集積回路を有する半導体装置 | |
JPS5890797A (ja) | 電子部品の製造方法 | |
JPH0455556B2 (ja) | ||
JPH0531299B2 (ja) | ||
JPH04223395A (ja) | 薄膜形成用基板 | |
JPS6329993A (ja) | 配線基板およびその製造方法 | |
JPH081929B2 (ja) | 半導体装置 | |
JPH0615242B2 (ja) | サ−マルヘツド | |
JPS62256496A (ja) | 多層配線基板の製造方法 |