JPS62232995A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS62232995A
JPS62232995A JP7632686A JP7632686A JPS62232995A JP S62232995 A JPS62232995 A JP S62232995A JP 7632686 A JP7632686 A JP 7632686A JP 7632686 A JP7632686 A JP 7632686A JP S62232995 A JPS62232995 A JP S62232995A
Authority
JP
Japan
Prior art keywords
wiring
pattern
wiring layer
layer
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7632686A
Other languages
English (en)
Inventor
細貝 耕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP7632686A priority Critical patent/JPS62232995A/ja
Publication of JPS62232995A publication Critical patent/JPS62232995A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線基板に係り、特にサーマルヘッドや
静電記録ヘッド等におけるマトリックス配線技術に関す
る。
〔従来技術およびその問題点〕
近年、電子デバイスの分野では軽量化および小型化への
要求に伴い、配線の高密度化が急速に進められてきてい
る。単層の配線パターンの高密度化には、配線自由度の
制限と加工性の限界とが避は得ない問題となっており、
このため、2層、3層へと配線パターンの多層化が進む
傾向にある。
なかでも、サーマルヘッドにおける発熱抵抗体の駆動回
路あるいは密着型イメージセンサの駆動回路等において
は、駆動用ICの使用個数の低減という目的もあり、マ
トリックス配線が用いられることが多い。
例えばこれらマトリックス配線基板は、第5図に示す如
く、一端が機能素子に接線され、複数のブロックに分割
された第1の配線層のパターンal、a2・・・、第1
、m2・・・と、基板表面全体に形成され所定の領域で
スルーホールT−Hの穿孔せしめられた層間絶縁膜(図
示せず)と、前記第1の配線層のパターンと直交するよ
うに形成され、スルーホールを介して電気的に接続され
る信号線としての第2の配線層C1・・・Cnとがら構
成されており、駆動に際しては、機能素子側をブロック
毎に選定できる別口路の信号と、信号線c1・・・Cn
とにより、特定の素子が機能せしめられる。
ところで、セラミック基板上への配線形成技術としては
、機械的強度が大であって製造コストが低いことから、
厚膜技術が用いられることが多い。
厚膜は薄膜に比べて十分なパターン精度を得ることがで
きないため、高密度の配線パターンの形成に際しては、
基板として表面をグレーズ加工したグレーズセラミック
基板を用い、インク(ペースト)としてメタルオーガニ
ック材料を用いる等、いろいろな工夫が行なわれており
、24本/m11程度の配線パターンの形成は可能とな
っている。
しかしながら、配線パターンの多層化に際しては、層間
絶縁膜への微細なスルーホールの形成が困難であった。
すなわち、スクリーン印刷法においてスルーホールを形
成する場合には、インクのだれあるいは流れ等により1
00m口以下のスルーホールを形成することはできず、
−万全面にガラス等を主成分とする絶縁膜を形成した後
、フォトリソ法によってスルーホールを穿孔する方法で
は、ピンホールの存在等によるショートの発生を防止す
るために、膜厚を厚くしなければならず、厚くすると、
フォトリソ工程におけるパターン精度の低下により、微
細なスルーホールの形成は極めて困難であった。また、
形成されたとしても接続面積が微細であるためコンタク
ト不良が発生する等の問題があった。
そこで、層間絶縁膜の形成において各種の改良技術が検
討されており、薄膜方式の採用やポリイミド等の有機膜
の採用等が提案されている。
前者の薄膜方式では、スパッタリング法やcvD法等に
おいて酸化シリコン膜等の絶縁膜を堆積するわけである
が、厚膜方式に比べて段差被覆性が悪く、段差部におい
てショートが発生する等、完全な層間絶縁は不可能であ
り、後者では、耐熱温度が低いことから、上層側の配線
パターンを厚膜法で形成することは不可能であり、いず
れの方法をもってしても高密度のマトリックス配線基板
の形成に際しては接続面積が微細であるためコンタクト
不良が発生し易く、信頼性が高くかつコストの低いもの
を得ることは困難であった。
そこで本発明者らは、コンタクト不良の発生を防止し、
信頼性の高いマトリックス配線基板を提供すべく、次に
示すような配線構造を提案している。
すなわち第1の配線層および該第1の配線層とは配線方
向の異なる第2の配線層を層間絶縁膜を介して順次積層
せしめた多層マトリックス配線基板において、第1の配
線層と第2の配線層との接続領域で、前記第1および第
2の配線層のうちいずれか一方の各パターンの端部が他
方の配線層の配線方向に屈曲せしめられると共に、該屈
曲端部でのみ前記第1の配線層と第2の配線層の各バタ
−ンが夫々直接重なり合うように、層間絶縁膜を介在せ
しめるようにしている。
かかる構造のマトリックス配線基板では、第1の配線層
と第2の配線層の各パターンが接続領域で、夫々同一方
向に走行しているため、高密度な配線パターンの場合に
も十分な接続面積をとることができ、接続不良の発生が
低減される。
また、層間絶縁膜に対しては、各パターン毎に微細なス
ルーホールを形成することなく、接続領域の近傍の第1
の配線層が露呈するように、少なくとも第1の配線層と
第2の配線層の交差部を含む島領域にのみ層間絶縁膜を
介在せしめるようにすればよいため、スクリーン印刷を
用いた厚膜工程で容易に形成可能である。
しかしながら、層間ショート等の不良の発生は完全に皆
無とすることは不可能であり、製造歩留りを低下させる
大きな原因の1つとなっていた。
にもかかわらず、一旦発生してしまった層間ショート等
の不良を救済する有力な手段はないに等しいものであっ
た。
本発明は、前記実情に鑑みてなされたもので、製造後に
層間ショート等の不良が発生した場合にも容易に修正可
能な多層配線基板を提供することを目的とする。
〔問題点を解決するための手段〕
そこで、本発明では、第1の配線層および該第1の配線
層とは配線方向の異なる第2の配線層を層間絶縁膜を介
して順次積層せしめた多層マトリックス配線基板におい
て、第1の配線層と第2の配線層との接続領域で、前記
第1および第2の配線層のうちいずれか一方の各パター
ンの端部が他方の配線層の配線方向に屈曲せしめられて
おり、該屈曲端部でのみ前記第1の配線層と第2の配線
層の各パターンが夫々直接重なり合うように、層間絶縁
膜が配されていると共に、重なり合う部分における該屈
曲端部のパターン幅は、他方の配線層のパターン幅より
も十分に小さくなるように構成している。
〔作用〕
すなわち、重なり合う部分すなわち接続領域における該
屈曲端部のパターン幅は他方の配線層のパターン幅より
も十分に小さいため、層間ショート等の不良が発生した
場合、他方の配線層を分断してしまうことなく、該屈曲
端部のみを切断分離することができる。
従って、容易に、不良部のみを除去し、他の部分は正常
な状態で使用することができる。
〔実施例〕
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
第1図(a)および(b)は、本発明の静電記録ヘッド
の駆動回路に用いられるマトリックス配線基板の1部(
1ブロツク)を示す図である。第1図(b)は、第1図
(a)のA−A断面図である。
このマトリックス配線基板は、グレーズ加工のなされた
セラミック基板S上に、第1の配線層りとしての、a1
〜a4のパターンからなるA1ブロック、b1〜b4の
パターンからなるB1ブロック(図示せず)、同様のA
2ブロック(図示せず)、B2ブロック・・・A24ブ
ロツク(図示せず)、B24ブロツク(図示せず)とい
うふうに各ブロック夫々先端が直角方向に屈曲せしめら
れたライン幅54關の4本の縦方向のストライブパター
ンと、その上層に該各パターンの屈曲端Cを露呈せしめ
るように積層せしめられた、各ブロック毎に台形状をな
す層間絶縁膜11・・・I48と、更にこの上層に積層
せしめられた第2の配線層Uとしての、第1の配線層と
は直交する01+  p1+o2.p22部本のライン
幅125鴎の横方向のストライブパターンとから構成さ
れている。
そして、上記第1の配線層の各ストライブパターンとこ
れに対応する第2の配線層の各ストライブパターンとは
第1の配線層の屈曲端近傍で接触することにより、電気
的接続が達成されるようになっている。
次に、このマトリックス配線基板の製造方法について説
明する。
まず、グレーズ加工のなされたセラミック基板Sの全面
にメタロオーガニック金を0.5〜0.3mの厚さで印
刷、焼成し、フォトリソエツチングにより、第1の配線
層りとして、48ブロツクのパターンを形成する。
次いで、ガラスペーストを用いたスクリーン印刷および
焼成により各ブロック毎に、第1の配線層の屈曲端近傍
が露呈するように台形状の層間絶縁膜11〜148を形
成する。このとき、印刷および焼成工程を2回繰り返す
ことにより、ピンホールがなく、パターンの端部がゆる
やかなテーバ状をなすように形成する。
この後、スクリーン印刷および焼成により全面に膜厚I
IUの金(Au)導体層を形成し、フォトリソエツチン
グ法によりバターニングし、第2の配線層として4本の
横方向のストライブパターンを形成する。
このようにして第1図(a)および(b)に示したよう
な、マトリックス配線基板が形成される。
このような構造をとることにより、スルーホールの形成
は不用となり、従来、高密度化をはばむ問題となってい
たスルーホール貫通率、加工精度の限界(30fi以下
は不可能であった)等の問題はなくなる。従ってパター
ン形成上の精度は第1および第2の配線層の加工精度に
依存するのみであり、極めて信頼性の高い高密度のマト
リックス配線基板の形成が可能となる。
また、層間絶縁膜の形成が厚膜法により極めて容易に形
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことが可能となるため、製造も容易でコストも大幅に低
減される。
今、仮に第1図(a)の点Aにおいて層間絶縁膜にピン
ホールがあり、層間不良が発生したとする。(第2図) 本来、信号線すなわちストライブパターンo2の信号は
第1層目のストライブパターンa3に伝えられるが、こ
の欠陥(層間不良)のためにストライブパターンa2に
も伝えられてしまうことになる。
この場合は、第3図に示す如く、切断線C1およびC2
に従って、ストライブパターンa2を2ケ所で分断する
従って、ストライブパターンa2のビットは不良ビット
として不使用の状態でおかれる一方、層間ショートの発
生した部分Aでは、ストライブパターンo2とショート
しているが、両端が浮いた状態となっているため、信号
の流れに影響はない。
このようにして、容易に層間ショートの発生ビットを容
易に除去することができ、製造歩留りも大幅に向上する
ここで、層間接続部において第1層目(縦方向)のスト
ライブパターンa1〜a4はパターン幅が、第2層目(
横方向)のストライブパターン01゜pi、C2,p2
のパターン幅に比べて小さく形成されているため、第1
層目の周辺をレーザで切断することによって第2層目の
ストライブパターンの切断が誘起されることもなく、第
1層目のストライブパターンのみが容易に分断され得る
。なお、レーザによる切断では、層間絶縁膜までは切断
されず、上層のみが分断される。
なお、実施例では第1層目に屈曲部を有する幅の狭いス
トライブパターン第2層目に幅の広いストライブパター
ンが形成されているが、この逆でもよい。すなわち、第
1層目に幅の広いストライプパターン第2層目に屈曲部
を有する幅の狭いストラブパターンが形成されている場
合、第2層目のストライブパターンの屈曲端を分断する
ようにすれば、第1層目のストライブパターンを分断す
ることなく使用できる。また、分断ラインの形状につい
ては、第4図(a)および(b)に示す如く、一本のラ
インとしても方形状としてもよい。
また、修正用ラインの形状および数については適宜変更
可能である。
〔効果〕
以上説明してきたように、本発明の多層配線基板によれ
ば、第1の配線層と第2の配線層とが接続領域において
重なり合っており、この部分で一方の配線層が他方の配
線層の方向に屈曲すると共に、この屈曲端部のパターン
幅が他方の配線層のパターン幅よりも十分に小さく構成
されているため、製造後において不良が発生した場合も
、他方の配線層の切断を誘起することなく、屈曲端部の
みを容易に切断でき、製造歩留りを大幅に向上すること
ができる。
【図面の簡単な説明】
第1図(a)および(b)は、本発明実施例のマトリッ
クス配線基板の1部を示す図、第2図および第3図は、
同マトリックス配線基板の層間ショート発生状況および
その修正工程を示す図、第4図(a)および(b)は、
切断ラインの形状を示す図、第5図は通常のマトリック
ス配線基板を示す図である。 a 1− a 4・・・第1の配線層(D)のパターン
、ol、o2.pi、p2・・・第2の配線層(U)の
パターン、■1・・・層間絶縁膜、cl、C2・・・切
断線、al、C2・・・第1、m2・・・・・・第1の
配線層(機能素子配線)、C1・・・an・・・・・・
第2の配線層(信号線) 、T−H・・・スルーホール
、S・・・セラミックス基板。 QI  02 03 C4 第1図(Q) 第1図(b)

Claims (5)

    【特許請求の範囲】
  1. (1)少なくとも、第1の配線層と、 該第1の配線層とは配線方向の異なる第2の配線層とを 層間絶縁膜を介して順次積層せしめた多層マトリックス
    配線基板において、 前記第1の配線層と第2の配線層との接続領域で前記第
    1および第2の配線層のうちいずれか一方の各パターン
    の端部が他方の配線層の配線方向に屈曲せしめられてお
    り、この屈曲端部およびその近傍でのみこれらの配線層
    の各パターンが直接重なり合うように、これらの配線層
    の間には所定の領域に層間絶縁膜が介在せしめられると
    共に、前記屈曲端部のパターン幅は、接続すべき他の配
    線層の接続領域におけるパターン幅よりも十分に小さい
    ことを特徴とする多層配線基板。
  2. (2)前記第1および第2の配線層のうち、下層側に位
    置する第1の配線層のパターンの端部が屈曲端部を構成
    するようにしたことを特徴とする特許請求の範囲第(1
    )項記載の多層配線基板。
  3. (3)前記第1および第2の配線層のうち、上層側に位
    置する第2の配線層のパターンの端部が屈曲端部を構成
    するようにしたことを特徴とする特許請求の範囲第(1
    )項記載の多層配線基板。
  4. (4)屈曲端部を有するパターンの屈曲端部のパターン
    幅が他方のパターン幅よりも小さいことを特徴とする特
    許請求の範囲第(1)項記載の多層配線基板。
  5. (5)前記第1の配線層の各パターンは複数個のブロッ
    クに分割せしめられており、各ブロック毎に、島をなす
    ように、第1および第2の配線層の交差部に層間絶縁膜
    が介在せしめられるようにしたことを特徴とする特許請
    求の範囲第(1)項乃至第(4)項のいずれかに記載の
    多層配線基板。
JP7632686A 1986-04-02 1986-04-02 多層配線基板 Pending JPS62232995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7632686A JPS62232995A (ja) 1986-04-02 1986-04-02 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7632686A JPS62232995A (ja) 1986-04-02 1986-04-02 多層配線基板

Publications (1)

Publication Number Publication Date
JPS62232995A true JPS62232995A (ja) 1987-10-13

Family

ID=13602232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7632686A Pending JPS62232995A (ja) 1986-04-02 1986-04-02 多層配線基板

Country Status (1)

Country Link
JP (1) JPS62232995A (ja)

Similar Documents

Publication Publication Date Title
JP2503725B2 (ja) 多層配線基板
JPS6318697A (ja) 多層配線基板
JPS62232995A (ja) 多層配線基板
JPS62232996A (ja) 多層配線基板
JPS62196898A (ja) マトリツクス配線基板およびその製造方法
JPH0713962B2 (ja) 多層配線構造を有する半導体装置
JPH11307941A (ja) 多層回路基板
JPH06302961A (ja) 混成多層配線基板とその製造方法
JPH08255969A (ja) プリント基板装置
JPS6112092A (ja) 多層配線を有する電子装置
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPS594198A (ja) プリント配線基板の製造方法
JPH0455556B2 (ja)
JP3180980B2 (ja) サーマルヘッドの製造方法
JPH04320049A (ja) 多層配線構造体およびその製造方法
JPS58147097A (ja) 多層配線板の製造方法
JPS6329993A (ja) 配線基板およびその製造方法
JPH1154916A (ja) 厚膜多層回路基板
JPH0817273B2 (ja) 多層セラミック基板およびその製造方法
JPS5890797A (ja) 電子部品の製造方法
JPH04223395A (ja) 薄膜形成用基板
JPS6339354A (ja) 静電記録用ヘツドおよびその製造方法
JPH0147036B2 (ja)
JPH0155593B2 (ja)
JPH0430161B2 (ja)