JPS6339354A - 静電記録用ヘツドおよびその製造方法 - Google Patents

静電記録用ヘツドおよびその製造方法

Info

Publication number
JPS6339354A
JPS6339354A JP7632886A JP7632886A JPS6339354A JP S6339354 A JPS6339354 A JP S6339354A JP 7632886 A JP7632886 A JP 7632886A JP 7632886 A JP7632886 A JP 7632886A JP S6339354 A JPS6339354 A JP S6339354A
Authority
JP
Japan
Prior art keywords
main electrode
recording head
wiring
electrostatic recording
head according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7632886A
Other languages
English (en)
Inventor
Kozo Hosogai
細貝 耕三
Toshihiko Toyoshima
豊島 俊彦
Daisuke Tsuda
大介 津田
Shingo Suda
信吾 須田
Masakazu Kobayashi
正和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP7632886A priority Critical patent/JPS6339354A/ja
Publication of JPS6339354A publication Critical patent/JPS6339354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Electrophotography Using Other Than Carlson'S Method (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静電記録用ヘッドおよびその製造方法に係り
、特に、積層型の静電記録用ヘッドに関する。
〔従来技術およびその問題点〕
静電記録方式は静電記録媒体としてのゼログラフィ用感
光体に、記録すべき画信号に応じて作動する静電記録用
ヘッドによって画情報を記録し、トナーを選択的に付着
仕しめ、これを静電記録紙に転写する方式である。
従来、静電記録用ヘッドは、第6図(a)。
(b)および(c)に示す如く、所定の間隔で直径的5
9umの銅線からなる主電極101を1列に配し、その
両側をリン青銅からなる制御電極102ではさみ、エポ
キシ樹脂等で一体化してなるもので、各電極は裏面側で
第7図に、等価回路を示す如く、マトリックス状にリー
ド線103によって結束されている。
かかる構造の静電記録用ヘッドは、主電極の配列精度を
−にげるのか困難である上、このようなマトリックス状
の結線すなわちマトリックス配線は、駆動素子数を減少
させるのに有効である。
しかしながら、従来は外部結線によるものであったため
、マトリックス形状およびヘッド作製の作業性が悪く、
配線ミスによる歩留りも低いという問題があった。
本発明は、前記実情に鑑みてなされたもので、製造が容
易で信頼性の高い静電記録用ヘッドを提供することを目
的とする。
〔問題点を解決するための手段〕
そこで、本発明の静電記録用ヘッドでは、絶縁性基板」
二に主電極針部およびマトリックス配線部を一体的に形
成するようにしている。
また、本発明の静電記録用ヘッドの製造方法によれば、
絶縁性基板」二に多数の主電画針からなる主電極針部お
よびマトリックス配線部を形成する工程とを厚膜印刷工
程によって実施するようにしている。また、更に、これ
に加えて、層間絶縁膜を介して第1の制御電極部を形成
する」−程と、該絶縁性基板の裏面側に第2の制御電極
部を形成する工程とを全て厚膜印刷工程によって実施す
るようにしてもよい。
〔作用〕
かかる構造の静電記録用ヘッドでは、基板上に主電極針
部とマi・リックス配線部とが集積化されており、外部
結線が不要で、構造が容易であり極めて信頼性が高く、
歩留りも高い。
また、製造に際しては、全て厚膜印刷工程で形成できる
ため容易でかつ信頼性の高いものとなっている。
〔実施例〕
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)、(b)、(c)は、本発明実施例の静電
記録用ヘッドを示す図である。第1図(b)は、第1図
(a)のA方向から見た図、第1図(c)は、B方向す
なわち記録面を示す図である。
この静電記録用ヘッドは、セラミック基板S 1に1列
に配列された3072本(12本/+++m)の主電極
a 1’ =・a 64’ 、  b 1’−b 64
’ と、これら主電極に対し、夫々接続された主電極り
一ドa 1−a 64.  b 1−b 64と、12
8本の信号線o1.pl・・・o64.p64とがマト
リックス状に形成されたマトリックス配線部Qとが配設
されてなる主電極部Mと、この主電極部Mを所定の間隔
を隔してはさむように第1および第2の制御電極部に、
Lとがエポキシ樹脂Eによってモールド成型されて構成
されている。
そして該主電極部のマトリックス配線部Qは、第2図(
a)および(b)に示す如く(第2図(b)は、第2図
(a)のA−A断面拡大図)、グレーズ加工のなされた
セラミック基板S lに、形成された第1の配線層りと
しての、a1〜B64のパターンからなるA1ブロック
、l〕1〜b64のパターンからなるB1ブロック、同
様のA2ブロック、B2ブロック・・A24ブロツク、
B24ブロツクというふうに各ブロック夫々先端が直角
方向に屈曲せしめられた64本の縦方向のストライプパ
ターンと、その上層に該各パターンの屈曲端Cを露呈せ
しめるように積層せしめられた、各ブロック毎に台形状
をなす層間絶縁膜11・・・14gと、更にこの−1一
層に積層汁しめられた第2の配線層Uとしての、第1の
配線層とは直交する。l、pi、o2.p2・・・o6
4.p64の128本の横方向のストライブパターン(
例えば12本/ +am )とから11が成されている
そして、上記第1の配線層の各パターンとこれに対応す
る第2の配線層のパターンとは第1の配線層の屈曲端近
傍で接触することにより、電気的接続が達成されるよう
になっている。
次に、この静電記録用ヘッドの製造方法について説明す
る。
まず、主電極Mの形成に際しては、はじめに、第3図(
a)に示す如く、グレーズ加工のなされたセラミック基
板Sの全面にメタロオーガニック金を0.5〜0.8廟
の厚さで印刷、焼成し、フォトリソエツチングにより、
第1の配線層りとして、48ブロツクの主電極および主
電極リードのパターンを形成する。このパターンの密度
は12本/ mn+である〇 次いで、第3図(b)に示す如く、ガラスベーストを用
いたスクリーン印刷および焼成により各ブロック毎に、
第1の配線層の屈曲端近傍が露呈するように膜厚20〜
30廂の台形状の層間絶縁膜11〜I48を形成する。
このとき、印刷および焼成工程を2回繰り返すことによ
り、ピンホールかなく、パターンの端部かゆるやかなテ
ーパ状をなすように形成する。
この後、スクリーン印刷および焼成により全面に膜厚1
頭の金(Au)導体層を形成し、フォトリソエツチング
法によりパターニングし、第2の配線層Uとして信号線
o1.pi・・o64゜p64を形成する。
このようにしてマトリックス配線部Qを形成した後、ド
ライフィルム(図示せず)によってマトリックス配線部
を被覆し、第1の配線部りとして形成されたメタロオー
ガニック金層からなる主電極」二にニッケル(Ni)を
メッキし、膜厚約30血の主電極を形成し、主電極部I
−Iを構成する。
この後、従来と同様に、リン青銅からなる薄い板で形成
された第1および第2の制御電極部K。
Lと一体的に、該主電極部をモールディングし、記録面
Bをカッティング、研磨し、第1図(a)。
(b)、(c)に示した静電記録ヘッドが完成する。
このようにして形成された静電用記録ヘッドは、主電極
およびマトリックス配線部か外部結線によらず、すべて
同一基板−にに集積化されているため、信頼性か高く、
歩留りもない。また、モールディングに際しては、主電
極は一体化されているので、従来の如く、1本1本を等
間隔で埋め込むのに比べて、大幅に、作業性が向上する
更には、マトリックス配線部Qが、このような構造をと
ることにより、スルーホールの形成は不用となり、従来
、高密度化をはばむ問題となっていたスルーホール貫通
率、加工精度の限界(30如以下は不可能であった)等
の問題はなくなる。
従ってパターン形成」−の精度は第1および第2の配線
層の加工精度に依存するのみであり、極めて信頼性の高
い高密度のマトリックス配線の形成が可能となる。
また、層間絶縁膜の形成が厚膜法により極めて容易に形
成され得ると共に、これにより後続工程である第2の配
線層の形成も厚膜法で形成し得、全工程を厚膜法による
ことか可能となるため、製造も容易でコス]・も大幅に
低減される。
また、層間絶縁膜の形成に際しては、2回の印刷および
焼成−1′、程を経るようにしているため、第3図に示
す如く、エツジがE+ =59um、  E2 =50
um、膜厚GT = 10−15頭、 G2 = 10
−1、5 rttnとなだらかなテーパ状をなしており
、この上層に形成される第2の配線層の段切れもなくな
り信頼性が向」−する。また、ピンホール等の欠陥もな
く、絶縁性も確実なものとなっている。
次に、本発明の他の実施例について説明する。
この静電記録用ヘッドは、第4図(a)および(b)に
示す如く (第4図(l〕)は、第4図(a)のT−T
断面図)、セラミック基板1の表面に形成されたmブロ
ックmn本の主電極2と、これら主電極に対して夫々接
続された主電極リード3aおよび信号線3bからなるマ
トリックス配線部3とからなる主電極部M′と、この1
一層に層間絶縁膜4を介して形成された導体パターンか
らなる第1の制御電極部5と、前記セラミック基板1の
裏面に形成された導体パターンからなる第2の制御電極
部6とから構成されている。
主電極部M′については、前記実施例とほぼ同様であり
、これに、第1および第2の制御電極部5.6が、いず
れも厚膜印刷パターンおよびメッキパターンからなる導
体パターンとして主電極部M′を構成するセラミック基
板1上に一体的に積層せしめられているのか特徴である
製造に際しては、まず、前記実施例と同様にして、第5
図(a)に示す如く、セラミック基板1」二に、メタロ
オーガニック金を印刷、焼成した後、フォトリソエツチ
ングにより主電極2およびマトリックス配線部の下層で
ある主電極リード3aをパターニングする。
次いで第5図(b)に示す如く、層間絶縁膜■1のパタ
ーンを島状に印刷、焼成した後、更に再び、メタロオー
ガニング金を印刷、焼成して、フォトリソエツチングに
よりマトリックス配線部の上層である信号線2bをパタ
ーニングする。
続いて、第5図(c)に示す如く、主電極2」二にのみ
ニッケルメッキを行ない膜厚約30μmとなるようにす
る。
この後、該セラミック基板の表面全体にガラスを主成分
とする層間絶縁膜4を印刷、焼成する。
そして、この」二層に、印刷および焼成によりメタロオ
ーガニック金パターンからなる第1の制御電極5を形成
すると共に、該セラミック基板の裏面にも同様に第2の
制御電極6を形成した後、無電解メッキ法により、第1
および第2の制御電極の膜厚を十分に大きくする。
そして最後に、記録面側をカットおよび研磨し、第4図
に示したような静電記録ヘッドが完成する。
このようにして形成された、静tli記録用ヘッドは、
前記実施例と同様の特徴を具えているが、更に、第1お
よび第2の制御電極をも全て集積化しているため、製造
が容易で、小型、軽量となっている。
なお、実施例においては、主電極およびマトリックス配
線部、制御電極等、全て厚膜印刷工程によって形成した
が、1部あるいは全てを薄膜口[程によって形成しても
よく、適宜変更可能である。
〔効果〕
以」−説明してきたように、本発明によれば、基板上に
、主電極針部およびマトリックス配線部を一体的に形成
するようにしているため、製造が容易で信頼性の高い静
電記録用ヘッドを得ることが可能となる。
また、本発明の方法によれば、はとんど全ての工程を厚
膜印刷工程で形成できるため極めて低コストで容易に製
造可能である。
【図面の簡単な説明】
第1図(a)乃至(c)は、本発明実施例の静電記録用
ヘッドを示す図、第2図(a)および(1〕)は、同ヘ
ッドの主電極部を示す図、第3図(a)乃至(c)は、
同主電極部の形成工程図、第4図(a)および(b)は
、本発明の他の実施例の静電記録用ヘッドを示す図、第
5図(a)乃至(c)は、同ヘツ1ぐの製造工程図、第
6図(a)乃至(c)は従来例の静電記録用ヘッドを示
す図、第7図は、同ヘッドの等価回路図である。 101・・・主電極、102・・・制御電極、103・
・・リード線、S・・・セラミック基板、M・・・主電
極部、Q・・・マトリックス配線部、K・・第1の制御
電極部、L−第2の制御電極部。 b 第4図(b) 第5図(Q) 第5図(b) 第5図(C)

Claims (12)

    【特許請求の範囲】
  1. (1)多数個の主電極針から形成された主電極針部と、
    該主電極針部を駆動するマトリックス配線部と該主電極
    針の配列方向に沿って両側に配設される第1および第2
    の制御電極とを具えた静電記録用ヘッドにおいて、 前記主電極針部およびマトリックス配線部は、同一基板
    上に形成された集積回路パターンから構成されているこ
    とを特徴とする静電記録用ヘッド。
  2. (2)前記集積回路パターンは厚膜印刷パターンである
    ことを特徴とする特許請求の範囲第(1)項記載の静電
    記録用ヘッド。
  3. (3)前記マトリックス配線部は、セラミック基板上に
    、主電極針部に連設された主電極リードからなる第1の
    配線層と、該主電極リードとは配線方向の異なる第2の
    配線層とを層間絶縁膜を介して順次積層せしめて構成さ
    れており、 前記第1の配線層と第2の配線層との接続領域で前記第
    1および第2の配線層のうちいずれか一方の各パターン
    の端部が他方の配線層の配線方向に屈曲せしめられてお
    り、この屈曲端部およびその近傍でのみこれらの配線層
    の各パターンが直接重なり合うように、これらの配線層
    の間には所定の領域に層間絶縁膜が介在せしめられるよ
    うにしたことを特徴とする特許請求の範囲第(1)項記
    載の静電記録用ヘッド。
  4. (4)前記第1の配線層の各パターン群は複数個のブロ
    ックに分割せしめられており、各ブロック毎に、島をな
    すように、第1および第2の配線層の交差部に層間絶縁
    膜が介在せしめられるようにしたことを特徴とする特許
    請求の範囲第(3)項記載の静電記録用ヘッド。
  5. (5)前記第1の制御電極は、 前記主電極針部および前記マトリックス配線部の形成さ
    れた基板上に、 層間絶縁膜を介して形成された導体パターンから構成さ
    れていることを特徴とする特許請求の範囲第(1)項記
    載の静電記録用ヘッド。
  6. (6)前記第2の制御電極は、 前記基板の裏面に形成された導体パターンから構成され
    ていることを特徴とする特許請求の範囲第(5)項記載
    の静電記録用ヘッド。
  7. (7)前記導体パターンは、厚膜印刷パターンであるこ
    とを特徴とする特許請求の範囲第(5)項又は第(6)
    項のいずれかに記載の静電記録用ヘッド。
  8. (8)前記導体パターンは、厚膜印刷パターンとその上
    層に積層せしめられたメッキ層とから構成されているこ
    とを特徴とする特許請求の範囲第(5)項又は第(6)
    項のいずれかに記載の静電記録用ヘッド。
  9. (9)多数個の主電極針から形成された主電極針部と、
    該主電極針部を駆動するマトリックス配線部と該主電極
    針の配列方向に沿って両側に配設される第1および第2
    の制御電極とを具えた静電記録用ヘッドの製造方法にお
    いて、 絶縁性基板上に主電極針部およびマトリックス配線部を
    厚膜印刷工程によって形成する第1の工程と、 第1の制御電極を形成する第2の工程と、 第2の制御電極を形成する第3の工程とを含むようにし
    たことを特徴とする静電記録用ヘッドの製造方法。
  10. (10)前記第2の工程は、前記絶縁性基板表面に層間
    絶縁膜を介して導体パターンを形成する厚膜印刷工程で
    あることを特徴とする特許請求の範囲第(9)項記載の
    静電記録用ヘッドの製造方法。
  11. (11)前記第3の工程は、前記絶縁性基板の裏面に導
    体パターンを形成する厚膜印刷工程であることを特徴と
    する特許請求の範囲第(9)項又は第(10)項のいず
    れかに記載の静電記録用ヘッドの製造方法。
  12. (12)前記第2および第3の工程は、 主電極針部およびマトリックス配線部の形成された絶縁
    性基板と共に、 第1および第2の制御電極としての導体を樹脂モールド
    するモールド工程であることを特徴とする特許請求の範
    囲第(9)項記載の静電記録用ヘッドの製造方法。
JP7632886A 1986-04-02 1986-04-02 静電記録用ヘツドおよびその製造方法 Pending JPS6339354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7632886A JPS6339354A (ja) 1986-04-02 1986-04-02 静電記録用ヘツドおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7632886A JPS6339354A (ja) 1986-04-02 1986-04-02 静電記録用ヘツドおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS6339354A true JPS6339354A (ja) 1988-02-19

Family

ID=13602285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7632886A Pending JPS6339354A (ja) 1986-04-02 1986-04-02 静電記録用ヘツドおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS6339354A (ja)

Similar Documents

Publication Publication Date Title
US4415403A (en) Method of fabricating an electrostatic print head
US3903594A (en) Method of making electrographic recording heads employing printed circuit techniques
US3267485A (en) Electrode printing assembly
US4446355A (en) Crossover construction of thermal-head and method of manufacturing same
JPS6339354A (ja) 静電記録用ヘツドおよびその製造方法
US5314788A (en) Matrix printed board and process of forming the same
JP6597886B2 (ja) 電子デバイス
JP3332203B2 (ja) コンタクトフィルム及びその製造方法
JPS63141388A (ja) 厚膜回路基板の製造方法
JPS59111868A (ja) 静電記録ヘツド
JP2542128B2 (ja) セラミック多層配線基板およびその製造法
JPH11149622A (ja) 薄膜磁気ヘッドおよびその製造方法
JPH02303001A (ja) 厚膜素子
JPH08315879A (ja) 多極端子板およびプローブ装置
JPS60245563A (ja) 静電記録ヘツドの針電極形成方法
JPH11219507A (ja) 磁気書込み用ヘッド
JPS61134099A (ja) 多層厚膜集積回路の製造方法
JPS6034097A (ja) 厚膜回路の製造方法
JPS58147097A (ja) 多層配線板の製造方法
JPS59204201A (ja) 厚膜抵抗体アレイおよびその製造方法
JPS5832440A (ja) 混成集積回路装置
JPH04115662A (ja) 画像処理装置
JPS62196898A (ja) マトリツクス配線基板およびその製造方法
JPH08116142A (ja) 回路部品
JPS62232996A (ja) 多層配線基板