JPS61134099A

JPS61134099A - 多層厚膜集積回路の製造方法

Info

Publication number: JPS61134099A
Application number: JP25575184A
Authority: JP
Inventors: 大貫　康英
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1984-12-05
Filing date: 1984-12-05
Publication date: 1986-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、多層構造を有する厚膜集積回路の製造方法
に係り、特に各層の界面の平坦化に関するものである。

（従来の技術）従来、厚膜集積回路の高密度実装方法として同一基板上
に多数の回路を重ねて多層厚膜集積回路を実装する方法
が採用されている。この製造方法の一つとして、焼結さ
れたセラミ、り基板に導体と誘電体とを交互に印刷し、
焼成することを繰シ返して回路を形成する厚膜印刷方法
がある。以下、その構成を図を参照しながら説明する。

第２図（、）乃至（、）は従来の厚膜印刷方法による多
層厚膜集積回路の製造工程を示すものであ、る。

まず、はじめに、第２図（、）に示すアルミナ等のセラ
ミック基板１上に第２図（ｂ）に示すように第１導体２
となる導体ペーストを所望の形状に印刷し、乾燥後焼成
する。次に、第２図（Ｃ）に示されるように眉間絶縁膜
となる誘電体３を第１導体１の上から印刷し、焼成する
。次に、第２図（ｄ）に示されるように第２導体４を誘
電体３の上から印刷し、焼成する。必要に応じて、第２
図（、）に示されるように、第１導体２と第２導体４な
どの導体間を電気的に配線する目的・でバイアポスト５
を導体ペーストで形成する。

次に、第２図（ｅ）に示されるように、第２導体４の上
から誘電体６を印刷し、焼成する。

なお、理論上はこのような工程を繰シ返すことによって
、何層もの導体層を有する厚膜回路を製造することも可
能である。この先行技術を開示したものとしては、例え
ば、沖研究開発、第１１９号、　Ｖｏｌ　５０　ｙＡｌ
　ｐ　ｐｐ　８１〜８６−特願昭５９−７１８４２号な
どが挙げられる。

（発明が解決しようとする問題点）しかしながら、前記の厚膜印刷方法によれば、各層を印
刷し、焼成する工程を繰シ返すために、下部の構造によ
る影響が上部に波及し、形成された膜の表面に凹凸が生
じる。即ち、導体を含む部分はこれを含まない部分に比
べて導体と誘電体とが重なるために厚くなってしまうこ
とになる。また、これが基板全体を通じてそのパターン
の作り方が異なっているため下部の導体の重なシ具合に
よって形成された膜は様々な厚さを持つことになる。こ
のことから明らかなように、上層になればなる程、厚膜
の印刷性、つまり、形状、厚み等の再現性が悪化し、は
なはだしい時は引き続き印刷が不可能となることがあっ
た。また、第３図に示されるように、この方法によると
印刷された膜厚の部分において段差が生じる為、積み重
ねた場合段差のニップ部分において回路が切れたシ、ま
た極めて薄くなるなどの原因による断線故障（Ｐ）、パ
ターンのショー１−　（Ｑ）が生じ、電気的欠陥を招来
し易く、歩留りや信頼性が悪化するといった欠点があっ
たＯこのような状況に鑑み、本発明は、厚膜印刷方法による
多層厚膜集積回路において、印刷を重ねることによって
生じる各層の表面の凹凸を除去することによって、パタ
ーン精度が高く、かつ電気的な信頼性の高い厚膜集積回
路の製造方法を提供することを目的とする。

（問題点を解決するための手段）この発明は、上記問題点を解決するために、配線回路を
多層に重ねた厚膜集積回路の製造方法において、配線回
路部が形成される厚膜の表面に生ずる凹凸を研摩するこ
とによって平坦化し、その平坦化された厚膜上に順次上
層を形成するようにしたものである。

（作用）この発明によれば、以上のように、配線回路部が形成さ
れる厚膜の表面に生ずる凹凸を研摩することによって平
坦化し、その平坦化された厚膜上に順次上層を形成する
ようにしたので、配線回路ツクターンの精度および電気
的な信頼度の高い多層厚膜集積回路を得ることができる
。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図（、）乃至［有］）はこの発明の一実施例を示す
多層厚膜集積回路の製造工程図である。

以下、この工程図に従って、製造条件を明らかにすると
ともにデータを併用しながら各製造工程を順を追って説
明する。

まずはじめに、第１図（ａ）に示されるように、基板１
０（例えば、９６％アルミナ、７６瓢Ｘ７６鱈、角０．
８を京セラ社製、以下、アルミナ基板という。）の表裏
をう、ピングマシンを使ってそれぞれ０．１■程度研摩
する。これはアルミナ基板１０が持っている反りを取除
くとともに同一な厚さの平坦な表面を持つ基板を得るた
めである。研摩材としてはカーポランダムまたはダイヤ
モンド（３００乃至１０００番）を使用する。研摩され
たアルミナ基板１０は脱イオン水で超音波洗浄を行った
後、乾燥させる。この乾燥は、例えば、１５０℃で１時
間行なう。次に、このアルミナ基板１０に第１図（ｂ）
に示されるように第１導体２０（例えば、導体イースト
５７１５デユポン社製）を所望の形状にスクリーン印刷
する。これを乾燥（例えば、１５０℃で１５分間）させ
、焼成炉で焼成（例えば、ピークが１０分間の６０分焼
成グロファイル、ピーク温度８５０℃）する。焼成後の
印刷膜、つまシ、第１導体２０の厚みは最も薄い部分で
１０μｍである。印刷膜２０の厚みは同一基板上であっ
てもその形状、例えば、線幅によって変化し一定ではな
い。例えば、線幅がそれぞれ４ｆｉと０．３　ｍの場合
、上記条件下で得られた導体ペーストの焼成後の厚みと
線の中央からの距離との関係は第４図（、）および第４
図（ｂ）に示される。さらに、印刷膜の線幅とその線幅
の中央での厚さとの関係は第５図に示される。このよう
に印刷膜の厚みは主として線幅によりて変化することが
明らかである。このようなことから、ここでは線幅０．
３　ｔｅａの場合にその中央での厚みが十分な電導度を
有する１０μｍとなるようにした。次に、第１図（ｃ）
に示されるように、第１導体２０の上から誘電体３０（
例えば、誘電体ペースト５７０４デユポン社製）を全面
に印刷し、乾燥後、焼成する。印刷は誘電体の厚みが焼
成後筒１導体２０の最小厚み、つまり１０μｍ以上とな
るような条件（例えば、２０μｍ）を選んで行なう。乾
燥、焼成の条件は第１導体２Ｑの形成時と同一である。

なお、特記しない場合の乾燥、焼成条件はこれと同一で
ある。この条件で得られた焼成後の第１導体２０の厚さ
および誘電体３０の厚さの関係は第６図に示される。次
に、焼成後の形成膜を２ツビングマシンを使ってアルミ
ナ基板１０の界面からの厚さが８μｍになるまで研摩す
る。なお、この研摩された状態は第６図において点線の
ように示される。ここで使用する研摩材は前記したと同
様にカーポランダムまたはダイヤモンド（ＳＯＯ乃至１
０００番）である。研摩後ははじめのアルミナ基板１０
の研摩時と同一条件で洗く浄し、乾燥さ本る。なお、特記しない場合には研摩工程
の後には前記と同一条件で洗浄し、乾燥を行うものとす
る。この結果、第１図（ｄ）に示されるように、アルミ
ナ基板１０上に全面にわたって８繍の厚さを持つ導体２
０あるいは誘電体３Ｑからなる厚膜が形成される。ここ
で形成された厚膜を第１層と呼ぶことにする。この第１
層の上に同一方法で第２層あるいは上部の層を形成する
わけであるが、第１図（、）に示されるようにこれらの
各層の導体部を電気的に配線する目的で必要な個所にバ
イアポスト４０を上記と同一な導電イーストを珀いて印
刷し、焼成する。一度の印刷によりて形成するバイアポ
ストの厚みは第１層の導体厚みと同一（例えば、１０μ
ｍ）か、またはこれ以上の厚さとする。バイア“ポスト
４０を形成膜、第１図（ｆ）に示されるように基板全面
に誘電体ＳＯ（前記誘電体３０と同一のもの）を印刷し
、焼成する。これらの誘電体５０の厚さは第１層形成の
場合の誘電体３０と同一の厚さであシ、例えば、２０μ
ｍかまたはバイアポスト４０の厚み、例えば１０μｍよ
シ大きくする。バイアポスト４θおよび誘電体５０を形
成後、第１図（ｇ）に示されるように、上記と同様な条
件で研摩し、第２層を形成する。ただし、この時の厚膜
の総厚み、つマシ、第１層と第２層の合計の厚みを１６
μｍとする。この厚みは厚膜全体を通じて一定とする。

次に、第１図（ｈ）に示されるように第２導体２１を所
望の形状に印刷し、焼成する。さらに誘電体３１をこの
上から印刷し、焼成する。この後、第１図（ｉ）に示さ
れるように、第１層形成時と同様の条件で研摩し、第３
層を形成する。ただし、この時の厚膜の総厚みを２４μ
ｍとする。次に、バイアポスト４１およ−び誘電体５１
を形成し、研摩工程を経て、第１図（ｊ）に示されるよ
うに第４層を形成する。ただし、この時の厚膜の総厚み
を３２μｍとする。これらの工程を所望の配線回路が得
られるまで繰シ返し行う。ここでは、第１図（ｋ）に示
されるように、第３導体層２２が得られるまで行って厚
膜の総厚み４０μｍのものを製造した。

このように、多数の導体層およびこれらを結線するバイ
アポスト、さらに眉間絶縁膜の誘電体から成る平坦化・
された界面を持つ多層厚膜集積回路を製造することがで
きる。

ところで、上記した製造工程を次のように変更して実施
することができる。即ち、第７図（１）に示されるよう
にアルミナ基板１０を研摩しく第１図（、）と同様）、
このアルミナ基板１０上に第７図（ｂ）に示されるよう
に第１導体２０を形成しく第１図（ｂ）と同様）、その
後、第７図（ｃ）に示されるように、この第１導体２０
上にバイアポスト４Ｑを形成し、その後、第７　ａ　（
ｄ）に示されるように、これらの上から誘電体５０を印
刷し、焼成する。その後、研摩工程を行ない、第７図（
、）に示されるように、平坦化された界面を得るように
する。この方法では、誘電体５θの厚さは第１導体２０
とバイアポスト４０の厚さの合計より大きくなるように
する。また、第１導体２０を印刷し、乾燥した後に行な
う焼成工程は省略して、誘電体５０全印刷し、乾燥後、
第１導体２０と誘電体５０を一度に焼成し、これを研摩
して平坦化された厚膜を得るようにしてもよい。さらに
、途中の焼成工程をすべて省略し、最後に一回だけ焼成
するようにしても良い。

上記の実施例では導体および誘電体の二種類のペースト
を使用しているが、必要に応じて、導体ペーストの一部
または全部を抵抗体ペーストに代えることができる。ま
た、同一の層に導体と抵抗体とをそれぞれ形成すること
も可能である。

（発明の効果）以上のように、本発明の製造方法によれば、形成される
各層の厚膜の界面を研摩し、その界面を平坦化している
ために多層厚膜集積回路の欠点であった各層の導体部付
近に生じる段差をなくすことができる。このために多層
厚膜集積回路の断線やショートなどの欠点をなくすこと
ができ、歩留りや信頼性を著しく向上させることができ
る。また、平坦化された表面に導体、抵抗体あるいはバ
イアポストを印刷することができるため、その印刷にあ
たりては常に高いパターン精度を得ることができる。従
って、密度の高い微細配線を行うことができ、抵抗体に
あってはその抵抗値の精度を高めることができるといっ
た効果を奏することができる。

【図面の簡単な説明】

第１図は本発明に係る多層厚膜集積回路の製造工程図、
第２図は従来の多層厚膜集積回路の製造工程図、第３図
は従来の製造方法による問題点説明図、第４図は印刷膜
の線幅と厚みとの関係を示す特性図、第５図は印刷膜の
線幅とその中央の厚さとの関係を示す特性図、第６図は
導体の厚さと誘電体の厚さとの関係を示す説明図、第７
図は他の実施例を示す製造工程図である。１０・・・基板、２０・・・第１導体（印刷膜）、２ノ
・・・第２導体（印刷膜）、２２・・・第３導体（印刷
膜）、３０．３１，３２，５θ、５ノ・・・誘電体（絶
縁膜）、４０．４１・・・バイアポスト。第１図、夢、発明トイ系う多層々１叉集積目昌１蛛遺工程の第
２図　　　　　第３図従来、多−１４８更１＋Ｉ囚路シｉｘｎ国第４図　　印
ＩＩＩ暖、縁幅・４ｈ、・ＦＩｌｉ係をネＴ将・ト１１
縄幅（ｍｍ）印希１１１［＃１に！に暢と←中央□’４８ｆｒ閏イ基
をネす特４・１回第６図填体−１ａ−ＦＪ電体４ｓａ馴休をホ［既明図第７図

Claims

【特許請求の範囲】

（１）配線回路を多層に重ねた厚膜集積回路の製造方法
であって、配線回路部が形成される厚膜の表面に生ずる
凹凸を研摩することによって平坦化し、その平坦化され
た厚膜上に順次上層を形成することを特徴とする多層厚
膜集積回路の製造方法。
（２）前記厚膜は導体および／または抵抗体から成る配
線回路部と誘電体とから形成されることを特徴とする特
許請求の範囲第１項記載の多層厚膜集積回路の製造方法
。