JPS62224853A - マイクロ・コンピユ−タ - Google Patents
マイクロ・コンピユ−タInfo
- Publication number
- JPS62224853A JPS62224853A JP61065739A JP6573986A JPS62224853A JP S62224853 A JPS62224853 A JP S62224853A JP 61065739 A JP61065739 A JP 61065739A JP 6573986 A JP6573986 A JP 6573986A JP S62224853 A JPS62224853 A JP S62224853A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- eep
- program
- write control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、マイクロ・コンピュータ技術、さらにはＥ
ＥＰ−ＲＯＭ （エレクトリカリ・エレーサブル・アン
ド・プログラマブル・リード・オンリ・メモリ）のよう
な電気的に書込が可能なＲＯＭを内蔵したシングルチッ
プ型マイクロ・コンピュータに適用して有効な技術に関
するもので、たとえば、ＩＣカードに内蔵されるマイク
ロ・コンピュータに利用して有効な技術に関するもので
ある。
ＥＰ−ＲＯＭ （エレクトリカリ・エレーサブル・アン
ド・プログラマブル・リード・オンリ・メモリ）のよう
な電気的に書込が可能なＲＯＭを内蔵したシングルチッ
プ型マイクロ・コンピュータに適用して有効な技術に関
するもので、たとえば、ＩＣカードに内蔵されるマイク
ロ・コンピュータに利用して有効な技術に関するもので
ある。
［従来の技術］
最近、磁気カードなどに代わるものとして、いわゆるＩ
Ｃカードが注目されている。このＩＣカードは、たとえ
ば特公昭５６−１９６６５号公報などに記載されている
ように、ＩＤ（識別コード）などのデータを記憶させた
Ｐ−ＲＯＭ （紫外線消去型のプログラマブル・ＲＯＭ
）を内蔵することにより、たとえばキーの代わりをなす
識別カードとして機能させることができる。
Ｃカードが注目されている。このＩＣカードは、たとえ
ば特公昭５６−１９６６５号公報などに記載されている
ように、ＩＤ（識別コード）などのデータを記憶させた
Ｐ−ＲＯＭ （紫外線消去型のプログラマブル・ＲＯＭ
）を内蔵することにより、たとえばキーの代わりをなす
識別カードとして機能させることができる。
ここで、本発明者は、たとえば上述したごときＩＣカー
ドに内蔵するのに適したＥＥＰ−ＲＯＭ内蔵型のシング
ルチップ型マイクロ・コンピュータについて検討した。
ドに内蔵するのに適したＥＥＰ−ＲＯＭ内蔵型のシング
ルチップ型マイクロ・コンピュータについて検討した。
以下は、公知とされた技術ではないが、本発明者によっ
て検討された技術であり、その概要は次のとおりである
。
て検討された技術であり、その概要は次のとおりである
。
第６図は本発明者によって検討されたマイクロ・コンピ
ュータ１０の構成を示す。
ュータ１０の構成を示す。
同図に示すマイクロ・コンピュータ１０はＥＥＰ−ＲＯ
Ｍ内蔵のシングルチップ型であって、ＣＰＵ（中央処理
ユニット）１．ＲＡＭ （ランダム・アクセス・メモリ
）２、マスクＲＯＭ （固定記憶ＲＯＭ）３、ＥＥＰ−
ＲＯＭ４１．４２、■１０（入出カニニット）５、周辺
回路６、およびＥＥ Ｐ −Ｒ，ＯＭ書込制御部７など
を同一半導体チップ内に有する。各部（１〜７）はアド
レスバスＬＡおよびデータバスＬＤによって相互に接続
されている。
Ｍ内蔵のシングルチップ型であって、ＣＰＵ（中央処理
ユニット）１．ＲＡＭ （ランダム・アクセス・メモリ
）２、マスクＲＯＭ （固定記憶ＲＯＭ）３、ＥＥＰ−
ＲＯＭ４１．４２、■１０（入出カニニット）５、周辺
回路６、およびＥＥ Ｐ −Ｒ，ＯＭ書込制御部７など
を同一半導体チップ内に有する。各部（１〜７）はアド
レスバスＬＡおよびデータバスＬＤによって相互に接続
されている。
このシングルチップ型マイクロ・コンピュータ１０は、
たとえばＩＣカード内に内蔵されて使用される。そして
、第７図に示すように、外部とのデータＤｘの授受はす
べてＣＰＵＩを介して行われるようになっている。第７
図は、第６図に示したマイクロ・コンピュータ１０をデ
ータＤｘの流れに着目して示したものである。
たとえばＩＣカード内に内蔵されて使用される。そして
、第７図に示すように、外部とのデータＤｘの授受はす
べてＣＰＵＩを介して行われるようになっている。第７
図は、第６図に示したマイクロ・コンピュータ１０をデ
ータＤｘの流れに着目して示したものである。
ココテ、ＥＥＰ−ＲＯＭ４１．４２は同等のものが互い
に独立して２つ設けられている。そして、第８図に示す
ように、一方のＥＥＰ−ＲＯＭ４１は、いわゆるユーザ
・プログラム領域（Ｍｌ）として利用される。ここには
、ユーザが任意に作成したプログラムが予め書き込まれ
る。他方のＥＥＰ−ＲＯＭ４２はデータ領域（Ｍ２）と
して利用される。ここには、ＣＰＵＩによって管理され
る入出力データのうち、保存を要するデータＤｘが必要
に応じて随時に書き込まれる。
に独立して２つ設けられている。そして、第８図に示す
ように、一方のＥＥＰ−ＲＯＭ４１は、いわゆるユーザ
・プログラム領域（Ｍｌ）として利用される。ここには
、ユーザが任意に作成したプログラムが予め書き込まれ
る。他方のＥＥＰ−ＲＯＭ４２はデータ領域（Ｍ２）と
して利用される。ここには、ＣＰＵＩによって管理され
る入出力データのうち、保存を要するデータＤｘが必要
に応じて随時に書き込まれる。
他方、ＣＰＵ１は、プログラム格納用ＥＥＰ−ＲＯＭ４
１に書き込まれたユーザ・プログラム■Ｘ２を１命令ず
つ読込みながら、所定の処理動作を実行する。そして、
その処理動作の過程にて要保存データＤｘをデータ格納
用ＥＥＰ−ＲＯＭ４２に書き込む必要が生じた場合には
、ＥＥＰ−ＲＯＭ書込制御部７を介して、そのＥＥＰ−
ＲＯＭ４２への書き込みを行う。この書込制御の実行に
際しては、マスクＲＯＭ２に予め標準プログラムＩｘｌ
として用意されているプログラム・ルーチンくあるいは
プログラム・モジュール）が適宜参照される。しかし、
全体的な処理はＥＥＰ−ＲＯＭ４１に書き込まれたユー
ザ・プログラムに従って行われる。
１に書き込まれたユーザ・プログラム■Ｘ２を１命令ず
つ読込みながら、所定の処理動作を実行する。そして、
その処理動作の過程にて要保存データＤｘをデータ格納
用ＥＥＰ−ＲＯＭ４２に書き込む必要が生じた場合には
、ＥＥＰ−ＲＯＭ書込制御部７を介して、そのＥＥＰ−
ＲＯＭ４２への書き込みを行う。この書込制御の実行に
際しては、マスクＲＯＭ２に予め標準プログラムＩｘｌ
として用意されているプログラム・ルーチンくあるいは
プログラム・モジュール）が適宜参照される。しかし、
全体的な処理はＥＥＰ−ＲＯＭ４１に書き込まれたユー
ザ・プログラムに従って行われる。
第７図において示されるようなＥＥＰ−ＲＯＭ書込制御
部７は、たとえば一方のＥＥＰ−Ｒ，０Ｍ４１に書き込
まれたプログラムに基づく制御を受けながら、他方のＥ
ＥＰ−ＲＯＭ４２への書込動作を行う。この他方のＥＥ
Ｐ−ＲＯＭ４２は、書込みが行われている間、ＣＰＵＩ
から切り離される。
部７は、たとえば一方のＥＥＰ−Ｒ，０Ｍ４１に書き込
まれたプログラムに基づく制御を受けながら、他方のＥ
ＥＰ−ＲＯＭ４２への書込動作を行う。この他方のＥＥ
Ｐ−ＲＯＭ４２は、書込みが行われている間、ＣＰＵＩ
から切り離される。
以上のようにして、ユーザの多様な仕様要求に即座に応
じられ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭ
に半永久的に保存させることが可能なマイクロ・コンピ
ュータ１０が構成されている。
じられ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭ
に半永久的に保存させることが可能なマイクロ・コンピ
ュータ１０が構成されている。
［発明が解決しようとする問題点］
しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。
あることが本発明者によってあきらかとされた。
すなわち、上述したマイクロ・コンピュータ１０では、
ユーザ・プログラムＩｘ２を書き込むためと要保存デー
タＤｘを記憶するために、互いに独立した２つのＥＥＰ
−ＲＯＭ４１．４２が必要となる。ＥＥＰ−ＲＯＭが１
つだけでは、そのＥＥＰ−Ｒ，ＯＭに書込を行っている
間、そのＥＥＰ−ＲＯＭに対する続出アクセスができな
くなって、ＣＰＵＩが実行すべき命令を読出せなくなっ
てしまうからである。したがって、上述したように、プ
ログラムとデータとをそれぞれに独立した２つのＥＥＰ
−ＲＯＭ４１．４２に格納させ、一方のＥＥＰ−ＲＯＭ
４１から命令を読出しながら、その読出した命令に基づ
いて他方のＥＥＰ−ＲＯＭ４２の書込制御を実行するよ
うに構成しなければならなかった。
ユーザ・プログラムＩｘ２を書き込むためと要保存デー
タＤｘを記憶するために、互いに独立した２つのＥＥＰ
−ＲＯＭ４１．４２が必要となる。ＥＥＰ−ＲＯＭが１
つだけでは、そのＥＥＰ−Ｒ，ＯＭに書込を行っている
間、そのＥＥＰ−ＲＯＭに対する続出アクセスができな
くなって、ＣＰＵＩが実行すべき命令を読出せなくなっ
てしまうからである。したがって、上述したように、プ
ログラムとデータとをそれぞれに独立した２つのＥＥＰ
−ＲＯＭ４１．４２に格納させ、一方のＥＥＰ−ＲＯＭ
４１から命令を読出しながら、その読出した命令に基づ
いて他方のＥＥＰ−ＲＯＭ４２の書込制御を実行するよ
うに構成しなければならなかった。
しかし、そのためには、互いに独立した２つのＥＥＰ−
ＲＯＭ４１．４２が必要であり、しかも各ＥＥＰ−ＲＯ
Ｍ４１．４２は、各方面のユーザからの種々多様な仕様
要求に対応できるようにするために、それぞれに十分に
大きな記憶領域Ｍｌ。
ＲＯＭ４１．４２が必要であり、しかも各ＥＥＰ−ＲＯ
Ｍ４１．４２は、各方面のユーザからの種々多様な仕様
要求に対応できるようにするために、それぞれに十分に
大きな記憶領域Ｍｌ。
Ｍ２を用意できるものでなければならない。たとえば、
データサイズは小さくてよいがプログラムサイズは大き
く、あるいはプログラムサイズは小さくてよいがデータ
サイズは大きく、といったような２通りの要求のいずれ
にも対応できるようにするためには、結局、２つのＥＥ
Ｐ−ＲＯＭ４１゜４２のそれぞれの記憶容量をどちらも
大きくせざるを得ない。さらに、２つのＥＥＰ−ＲＯＭ
４１゜４２の各記憶容量を両方共に大きくしても、その
どちらかは記憶容量が大きく余って有効に利用されない
、という無駄が生じやすい。
データサイズは小さくてよいがプログラムサイズは大き
く、あるいはプログラムサイズは小さくてよいがデータ
サイズは大きく、といったような２通りの要求のいずれ
にも対応できるようにするためには、結局、２つのＥＥ
Ｐ−ＲＯＭ４１゜４２のそれぞれの記憶容量をどちらも
大きくせざるを得ない。さらに、２つのＥＥＰ−ＲＯＭ
４１゜４２の各記憶容量を両方共に大きくしても、その
どちらかは記憶容量が大きく余って有効に利用されない
、という無駄が生じやすい。
なお、ＥＥＰ−ＲＯＭ４１．４２のそれぞれは、メモリ
アレイとともにセンスアンプ、ドライバ回路のようなデ
ータ入出力のための回路やアドレスを選択するための回
路からなる周辺回路をもつ。
アレイとともにセンスアンプ、ドライバ回路のようなデ
ータ入出力のための回路やアドレスを選択するための回
路からなる周辺回路をもつ。
それ故に、ＥＥＰ−ＲＯＭが複数個独立して形成された
場合、センスアンプ、ドライバなどの周辺回路がそれぞ
れのＥＥＰ−ＲＯＭ内に設けられることになるので、多
くの回路要素が必要とされる。
場合、センスアンプ、ドライバなどの周辺回路がそれぞ
れのＥＥＰ−ＲＯＭ内に設けられることになるので、多
くの回路要素が必要とされる。
これに応じて、ＥＥＰ−ＲＯＭの全体のサイズを大きく
せざるを得なくなっている。
せざるを得なくなっている。
そこで、本発明者は、ＥＥＰ−ＲＯＭ４１に、ＥＥＰ−
ＲＯＭ４２の制御のためのプログラムを格納するととも
にＥＥＰ−ＲＯＭ４２のプログラムによって参照される
べきデータを格納し、またＥＥＰ−ＲＯＭ４２に、ＥＥ
Ｐ−ＲＯＭ４１の制御のためのプログラムとともにＥＥ
Ｐ−ＲＯＭ４１のプログラムによって参照されるデータ
を格納することも検討した。このようにすると、ＥＥＰ
−ＲＯＭ４１および４２のそれぞれにおけるプログラム
格納エリアとデータ格納エリアとを可変にすることが可
能になる。この場合、前述のようなメモリエリアもしく
はサイズに関する問題は幾分緩和される。しかしながら
、この場合であっても、各ＥＥＰ−ＲＯＭ４１および４
２が互いに独立的なセンスアンプやデコーダ回路のよう
な周辺回路をそれぞれにもつので、ＥＥＰ−ＲＯＭ全体
のサイズもしくは半導体チップ全体のサイズに関しての
不利益は十分に除去されない。
ＲＯＭ４２の制御のためのプログラムを格納するととも
にＥＥＰ−ＲＯＭ４２のプログラムによって参照される
べきデータを格納し、またＥＥＰ−ＲＯＭ４２に、ＥＥ
Ｐ−ＲＯＭ４１の制御のためのプログラムとともにＥＥ
Ｐ−ＲＯＭ４１のプログラムによって参照されるデータ
を格納することも検討した。このようにすると、ＥＥＰ
−ＲＯＭ４１および４２のそれぞれにおけるプログラム
格納エリアとデータ格納エリアとを可変にすることが可
能になる。この場合、前述のようなメモリエリアもしく
はサイズに関する問題は幾分緩和される。しかしながら
、この場合であっても、各ＥＥＰ−ＲＯＭ４１および４
２が互いに独立的なセンスアンプやデコーダ回路のよう
な周辺回路をそれぞれにもつので、ＥＥＰ−ＲＯＭ全体
のサイズもしくは半導体チップ全体のサイズに関しての
不利益は十分に除去されない。
以上のように、上述したマイクロ・コンピュータでは、
ユーザの多様な仕様要求に即座に応じられ、かつデータ
Ｄｘを必要に応じてＥＥＰ−ＲＯＭに半永久的に保存さ
せることができるという利点を有するものの、それぞれ
に十分に大きな記憶容量をもつ２つの独立したＥＢＰ−
ＲＯＭ４１゜４２が必要であった。このため、そのハー
ドウェア的な構成負担が大きく、とくに、シングルチッ
プ型のものにあっては、その半導体チップサイズがどう
しても大きくなってしまい、その割にハードウェア資源
の利用効率が必ずしもよくない、という問題点のあるこ
とが本発明者によってあきらかとされた。
ユーザの多様な仕様要求に即座に応じられ、かつデータ
Ｄｘを必要に応じてＥＥＰ−ＲＯＭに半永久的に保存さ
せることができるという利点を有するものの、それぞれ
に十分に大きな記憶容量をもつ２つの独立したＥＢＰ−
ＲＯＭ４１゜４２が必要であった。このため、そのハー
ドウェア的な構成負担が大きく、とくに、シングルチッ
プ型のものにあっては、その半導体チップサイズがどう
しても大きくなってしまい、その割にハードウェア資源
の利用効率が必ずしもよくない、という問題点のあるこ
とが本発明者によってあきらかとされた。
本発明の目的は、上述したマイクロ・コンピュータの利
点、すなわちユーザの多様な仕様要求に即座に応じられ
、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭに半永
久的に保存させることができるという利点を保持しつつ
、そのハードウェア的な構成規模の縮小を可能にし、か
つハードウェア資源の利用効率を高められるようにする
、という技術を提供することにある。
点、すなわちユーザの多様な仕様要求に即座に応じられ
、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭに半永
久的に保存させることができるという利点を保持しつつ
、そのハードウェア的な構成規模の縮小を可能にし、か
つハードウェア資源の利用効率を高められるようにする
、という技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
［問題点を解決するための手段］
、本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、ユーザ・プログラムと要保存データの両方の
書き込みが可能とされたプログラム／データ共用の電気
的に書込可能なＲＯＭと、この書込可能なＲＯＭに書込
を行うための書込制御プログラムを格納する別の記憶装
置とを備えるとともに、上記ＲＯＭと上記記憶装置を、
ＣＰＵのアドレス空間上にて、互いに異なるアドレス位
置に配置する、というものである。
書き込みが可能とされたプログラム／データ共用の電気
的に書込可能なＲＯＭと、この書込可能なＲＯＭに書込
を行うための書込制御プログラムを格納する別の記憶装
置とを備えるとともに、上記ＲＯＭと上記記憶装置を、
ＣＰＵのアドレス空間上にて、互いに異なるアドレス位
置に配置する、というものである。
［作用コ
上記した手段によれば、書込可能なＲＯＭにデータを書
き込むのに際し、そのときだけＣＰＵを別の記憶装置ヘ
ジャンブさせて、そこに予め格納された所定の書込制御
プログラムを実行させることにより、書込可能なＲＯＭ
への書込動作中にもＣＰＵに所定の書込制御処理を実行
させることができる。これにより、ユーザ・プログラム
領域とデータ領域とを１つの書込可能なＲＯＭ内に置く
ことができ、さらに各領域の大きさの割合を任意に選ぶ
ことができる。これによって、ユーザの多様な仕様要求
に即座に応じられ、かつデータＤｘを必要に応じて上記
ＲＯＭに半永久的に保存させることができるという利点
を保持しつつ、そのハードウェア的な構成規模の縮小を
可能にし、がっハードウェア資源の利用効率を高められ
るようにする、という目的が達成される。
き込むのに際し、そのときだけＣＰＵを別の記憶装置ヘ
ジャンブさせて、そこに予め格納された所定の書込制御
プログラムを実行させることにより、書込可能なＲＯＭ
への書込動作中にもＣＰＵに所定の書込制御処理を実行
させることができる。これにより、ユーザ・プログラム
領域とデータ領域とを１つの書込可能なＲＯＭ内に置く
ことができ、さらに各領域の大きさの割合を任意に選ぶ
ことができる。これによって、ユーザの多様な仕様要求
に即座に応じられ、かつデータＤｘを必要に応じて上記
ＲＯＭに半永久的に保存させることができるという利点
を保持しつつ、そのハードウェア的な構成規模の縮小を
可能にし、がっハードウェア資源の利用効率を高められ
るようにする、という目的が達成される。
［実施例］
以下、本発明の好適な実施例を図面に基づいて説明する
。
。
なお、各図中、同一符号は同一あるいは相当部分を示す
。
。
第１図はこの発明による技術が適用されたマイクロ・コ
ンピュータ１０の主要部における一実施例を示す。
ンピュータ１０の主要部における一実施例を示す。
同図にその主要部を示すマイクロ・コンピュータ１０は
シングルチップ型のものであって、ＣＰＵ１とともに、
ユーザ・プログラムＩｘ２と要保存データの両方が任意
の割合で書き込まれるＥＥＰ−ＲＯＭ４を備える。これ
とともに、そのＥＥＰ−ＲＯＭ４に書込を行うための書
込制御プログラムが標準プログラムＩｘの一部として予
め固定的に格納されたいわゆるマスクＲＯＭ３を備える
。
シングルチップ型のものであって、ＣＰＵ１とともに、
ユーザ・プログラムＩｘ２と要保存データの両方が任意
の割合で書き込まれるＥＥＰ−ＲＯＭ４を備える。これ
とともに、そのＥＥＰ−ＲＯＭ４に書込を行うための書
込制御プログラムが標準プログラムＩｘの一部として予
め固定的に格納されたいわゆるマスクＲＯＭ３を備える
。
さらに、そ（７）ＥＥＰ−ＲＯＭ４とマスクＲＯＭ３は
それぞれ、上記ｃｐｕｉのアドレス空間上にて、互いに
異なるアドレス位置に配置されている。
それぞれ、上記ｃｐｕｉのアドレス空間上にて、互いに
異なるアドレス位置に配置されている。
この場合、ＥＥＰ−ＲＯＭＪ内には、そのＥＥＰ−ＲＯ
Ｍ４への書込制御プログラムの代わりに、マスクＲＯＭ
３へのコール命令が書き込まれるようになっている。他
方、マスクＲＯＭＢ内には、ＥＥＰ−ＲＯＭ４のための
書込制御プログラムとともに、この書込制御プログラム
の最後にＥＥＰ−ＲＯＭ４へのリターン命令（復帰命令
）が書き込まれるようになっている。
Ｍ４への書込制御プログラムの代わりに、マスクＲＯＭ
３へのコール命令が書き込まれるようになっている。他
方、マスクＲＯＭＢ内には、ＥＥＰ−ＲＯＭ４のための
書込制御プログラムとともに、この書込制御プログラム
の最後にＥＥＰ−ＲＯＭ４へのリターン命令（復帰命令
）が書き込まれるようになっている。
第２図は、第１図に示したマイクロ・コンピュータ１０
の全体的な構成の一実施例を示す。
の全体的な構成の一実施例を示す。
同図に示すように、上記マイクロ・コンピユー・り１０
には、上述した構成要素すなわちＣＰＵＩ、マスクＲｏ
Ｍ３、およびＥＥＰ−ＲＯＭ４のほかに、ＣＰＵＩの作
業領域を提供するＲＡＭ２、外部に対してデータＤｘの
受は渡しを行うｌ１０（入出カニニット）５、周辺回路
６、およびＥＥＰ−ＲＯＭ書込制御部７などが内蔵され
ている。これらを内蔵することにより、たとえばＩＣカ
ード内に内蔵されるシングルチップ型マイクロ・コンピ
ュータとしての適性をもたせられている。マイクロ・コ
ンピュータ１０内の各部（１〜７）はアドレスバスＬＡ
およびデータバスＬＤによって相互に接続されている。
には、上述した構成要素すなわちＣＰＵＩ、マスクＲｏ
Ｍ３、およびＥＥＰ−ＲＯＭ４のほかに、ＣＰＵＩの作
業領域を提供するＲＡＭ２、外部に対してデータＤｘの
受は渡しを行うｌ１０（入出カニニット）５、周辺回路
６、およびＥＥＰ−ＲＯＭ書込制御部７などが内蔵され
ている。これらを内蔵することにより、たとえばＩＣカ
ード内に内蔵されるシングルチップ型マイクロ・コンピ
ュータとしての適性をもたせられている。マイクロ・コ
ンピュータ１０内の各部（１〜７）はアドレスバスＬＡ
およびデータバスＬＤによって相互に接続されている。
第３図は、第２図に示したマイクロ・コンピュータ１０
を、データＤｘの流れに着目して示す。
を、データＤｘの流れに着目して示す。
同図に示すように、外部とのデータＤｘの授受はすべて
ＣＰＵＩを介して行われるようになっている。
ＣＰＵＩを介して行われるようになっている。
第４図は、上記ＣＰＵＩのアドレス空間の状態の３つの
例をそれぞれメモリ・マツプによって示す。同図に示す
ように、上記ＥＥＰ−ＲＯＭ４による記憶領域Ｍ内には
、ユーザ・プログラム領域Ｍ１とデータ領域Ｍ２の両方
が任意の割合でもって割り当てられるようになっている
。
例をそれぞれメモリ・マツプによって示す。同図に示す
ように、上記ＥＥＰ−ＲＯＭ４による記憶領域Ｍ内には
、ユーザ・プログラム領域Ｍ１とデータ領域Ｍ２の両方
が任意の割合でもって割り当てられるようになっている
。
第５図は、上記ＣＰＵＩがＥＥＰ−ＲＯＭ４への書込制
御を行う場合の処理動作例をフローチャートによって示
す。
御を行う場合の処理動作例をフローチャートによって示
す。
第２図および第７図において、ＣＰＵＩは、ユ−ザ・プ
ログラム領域Ｍ１に書き込まれたプログラムＩｘ２を１
命令ずつ読込みながら、所定の処理動作を実行する（ス
テップＳ６）。
ログラム領域Ｍ１に書き込まれたプログラムＩｘ２を１
命令ずつ読込みながら、所定の処理動作を実行する（ス
テップＳ６）。
ここで、その処理動作の過程にて要保存データＤｘをＥ
ＥＰ−ＲＯＭ４に書き込む必要が生じるとくステップＳ
ｌ）、ＣＰＬＩＩは、コール命令によって、マスクＲＯ
Ｍ３に格納された標準プログラム領域Ｉｘ中の書込制御
プログラムの先頭アドレスにジャンプする（ステップＳ
２）。そして、その書込制御プログラムにしたがってＥ
ＥＰ−ＲＯＭ４の書込制御処理を実行する（ステップＳ
３）。これにより、ＥＥＰ−ＲＯＭ書込制御部７を介し
て、そのＥＥＰ−ＲＯＭ４２への書き込みが行われる。
ＥＰ−ＲＯＭ４に書き込む必要が生じるとくステップＳ
ｌ）、ＣＰＬＩＩは、コール命令によって、マスクＲＯ
Ｍ３に格納された標準プログラム領域Ｉｘ中の書込制御
プログラムの先頭アドレスにジャンプする（ステップＳ
２）。そして、その書込制御プログラムにしたがってＥ
ＥＰ−ＲＯＭ４の書込制御処理を実行する（ステップＳ
３）。これにより、ＥＥＰ−ＲＯＭ書込制御部７を介し
て、そのＥＥＰ−ＲＯＭ４２への書き込みが行われる。
この書込みが行われている間、ＥＥＰ−ＲＯＭ４はＣＰ
ＵＩから切り離される。
ＵＩから切り離される。
この後、書込みが完了すると、ＣＰＵＩは、たとえば書
込制御部７側から発せられる割込あるいはフラグに基づ
いて、書込の完了を判定する（ステップＳ４）。すると
、ＣＰＵＩは、マスクＲ○Ｍ３からＥＥＰ−ＲＯＭ４の
プログラム領域Ｍ１にリターン（復帰）し、ジャンプ前
のアドレスの次の番地からユーザ・プログラムの読込み
を再開する（ステップＳ５）。そして、次のデータ書込
要求が発生するまで、ＥＥＰ−ＲＯＭ４のユーザ・プロ
グラムを実行する（ステップＳ６）。
込制御部７側から発せられる割込あるいはフラグに基づ
いて、書込の完了を判定する（ステップＳ４）。すると
、ＣＰＵＩは、マスクＲ○Ｍ３からＥＥＰ−ＲＯＭ４の
プログラム領域Ｍ１にリターン（復帰）し、ジャンプ前
のアドレスの次の番地からユーザ・プログラムの読込み
を再開する（ステップＳ５）。そして、次のデータ書込
要求が発生するまで、ＥＥＰ−ＲＯＭ４のユーザ・プロ
グラムを実行する（ステップＳ６）。
以上のようにして、ユーザ・プログラム領域Ｍ１とデー
タ領域Ｍ２とを１つのＥＥＰ−ＲＯＭ４内に置くことが
できるようになっている。これとともに、両頭域Ｍ１と
Ｍ２の大きさの割合を任意に選ぶことができるので、Ｅ
ＥＰ−４０Ｍ全体の記憶領域Ｍのサイズがそれほど大き
くなくとも、たとえば第４図に３つの例を示すように、
データ領域Ｍ２のサイズを小さくする代わりにプログラ
ム領域Ｍ１のサイズを大きくとったり、あるいはプログ
ラム領域Ｍ１のサイズを小さくする代わりにデータ領域
Ｍ２のサイズを大きくとったり、といったように記憶領
域Ｍを融通し合って効率良く利用することができる。
タ領域Ｍ２とを１つのＥＥＰ−ＲＯＭ４内に置くことが
できるようになっている。これとともに、両頭域Ｍ１と
Ｍ２の大きさの割合を任意に選ぶことができるので、Ｅ
ＥＰ−４０Ｍ全体の記憶領域Ｍのサイズがそれほど大き
くなくとも、たとえば第４図に３つの例を示すように、
データ領域Ｍ２のサイズを小さくする代わりにプログラ
ム領域Ｍ１のサイズを大きくとったり、あるいはプログ
ラム領域Ｍ１のサイズを小さくする代わりにデータ領域
Ｍ２のサイズを大きくとったり、といったように記憶領
域Ｍを融通し合って効率良く利用することができる。
これによって、ユーザの多様な仕様要求に即座に応じら
れ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭ４に
半永久的に保存させることができるという利点を保持し
つつ、そのハードウェア的な構成規模の縮小を可能にし
、かつハードウェア資源の利用効率を高められるように
する、という目的が達成される。
れ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭ４に
半永久的に保存させることができるという利点を保持し
つつ、そのハードウェア的な構成規模の縮小を可能にし
、かつハードウェア資源の利用効率を高められるように
する、という目的が達成される。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、書込制御
プログラムをマスクＲＯＭ３あるいはＥＥＰ−ＲＯＭ４
に予め格納し、ＥＥＰ−ＲＯＭ４の書込動作を行うとき
に、その格納された書込制御プログラムをＲＡＭ２へ転
送してＣＰＵＩに実行させるような構成でもよい。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、書込制御
プログラムをマスクＲＯＭ３あるいはＥＥＰ−ＲＯＭ４
に予め格納し、ＥＥＰ−ＲＯＭ４の書込動作を行うとき
に、その格納された書込制御プログラムをＲＡＭ２へ転
送してＣＰＵＩに実行させるような構成でもよい。
また、ＥＥＰ−ＲＯＭの書込が完了されたときのユーザ
プログラムへのリターンは、実施例のように書込制御部
７から発せられるフラグによらなくてもよい。たとえば
、ＣＰＵ１内の適当な作業レジスタが、ＥＥＰ−ＲＯＭ
への書込動作の開始によって動作開始されて、その動作
中に一定周期で更新される一種のカウンタもしくはタイ
マどして利用され、かかる作業レジスタの内容が所定値
に達したときに上記リターン動作が実行されるように構
成されてもよい。つまり、ＣＰＵ １があらかじめ見込
まれる所定の書込所要時間を計時し、この計時が完了し
た時点でＥＥＰ−ＲＯＭへの書込動作の完了をソフトウ
ェア的にチェックする構成であってもよい。この場合、
書込時間の設定とその後のリターン動作の制御は、タイ
マー回路のような専用回路によってハードウェア的に行
わせるようにしてもよい。
プログラムへのリターンは、実施例のように書込制御部
７から発せられるフラグによらなくてもよい。たとえば
、ＣＰＵ１内の適当な作業レジスタが、ＥＥＰ−ＲＯＭ
への書込動作の開始によって動作開始されて、その動作
中に一定周期で更新される一種のカウンタもしくはタイ
マどして利用され、かかる作業レジスタの内容が所定値
に達したときに上記リターン動作が実行されるように構
成されてもよい。つまり、ＣＰＵ １があらかじめ見込
まれる所定の書込所要時間を計時し、この計時が完了し
た時点でＥＥＰ−ＲＯＭへの書込動作の完了をソフトウ
ェア的にチェックする構成であってもよい。この場合、
書込時間の設定とその後のリターン動作の制御は、タイ
マー回路のような専用回路によってハードウェア的に行
わせるようにしてもよい。
そのほか、書込可能なＲＯＭとしては、ＥＥＰ−ＲＯＭ
のような電気的に書込および消去可能なＲＯＭだけでは
なく、紫外線消去型のＰ−Ｒ，ＯＭも利用できる。
のような電気的に書込および消去可能なＲＯＭだけでは
なく、紫外線消去型のＰ−Ｒ，ＯＭも利用できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＩＣカード用シング
ルチップ型マイクロ・コンピュータに適用した場合につ
いて説明したが、それに限定されるものではなく、たと
えば、ボード型のマイクロ・コンピュータなどにも適用
できる。
をその背景となった利用分野であるＩＣカード用シング
ルチップ型マイクロ・コンピュータに適用した場合につ
いて説明したが、それに限定されるものではなく、たと
えば、ボード型のマイクロ・コンピュータなどにも適用
できる。
少なくとも、ＥＥＰ−ＲＯＭにプログラムとデータの両
方を記憶させる条件のものには適用できる。
方を記憶させる条件のものには適用できる。
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、ＥＥＰ−ＲＯＭ内蔵型のマイクロ・コンピュ
ータにあって、ユーザ・プログラム領域とデータ領域と
を１つのＥＥＰ−ＲＯＭ内に置くことができ、さらに各
領域の大きさの割合を任意に選ぶことができ、これによ
って、ユーザの多様な仕様要求に即座に応じられ、かつ
データＤｘを必要に応じてＥＥＰ−ＲＯＭに半永久的に
保存させることができるという利点を保持しつつ、その
ハードウェア的な構成規模の縮小を可能にし、かつハー
ドウェア資源の利用効率を高めることができる、という
効果が得られる。
ータにあって、ユーザ・プログラム領域とデータ領域と
を１つのＥＥＰ−ＲＯＭ内に置くことができ、さらに各
領域の大きさの割合を任意に選ぶことができ、これによ
って、ユーザの多様な仕様要求に即座に応じられ、かつ
データＤｘを必要に応じてＥＥＰ−ＲＯＭに半永久的に
保存させることができるという利点を保持しつつ、その
ハードウェア的な構成規模の縮小を可能にし、かつハー
ドウェア資源の利用効率を高めることができる、という
効果が得られる。
第１図はこの発明による技術が適用されたＥＥＰ−ＲＯ
Ｍ内蔵型マイクロ・コンピュータの主要部を示すブロッ
ク図、 第２図は第１図に示したマイクロ・コンピュータの全体
的な構成例を示すブロック図、第３図は第２図に示した
マイクロ・コンピュータをデータの流れに着目して示す
ブロック図、第４図は第２図に示したマイクロ・コンピ
ュータ内ＣＰＵのアドレス空間の３つの状態を例示する
アドレスマツプ、 第５図は第２図に示したマイクロ・コンピュータの動作
例を示すフローチャート、 第６図はこの発明に先立って検討されたＥＥＰ−ＲＯＭ
内蔵型マイクロ・コンピュータの構成を示すブロック図
、 第７図は第６図に示したマイクロ・コンピュータをデー
タの流れに着目して示すブロック図、第８図は第６図に
示したマイクロ・コンピュータ内ＣＰＵのアドレス空間
の状態を例示するアドレスマツプである。 １・・・ｃｐｕ （中央処理ユニット）、２・・・ＲＡ
Ｍ、３・・・ＥＥＰ−ＲＯＭ書込制御プログラムが格納
されたマスクＲＯＭ、４・・・ＥＥＰ−ＲＯＭ、５・・
・ｌ１０（入出力ボート）、６・・・周辺回路、７・・
・ＥＥＰ−ＲＯＭ書込制御部、１０・・・マイクロ・コ
ンピュータ、ＬＤ・・・データバス、ＬＡ・・・アドレ
スバス、Ｍｌ・・・ユーザ・プログラム領域、Ｍ２・・
・データ領域、Ｉｘｌ −−・ＥＥＰ−ＲＯＭ書込制御
プログラムを含む標準プログラム、Ｉｘ２・・・ユーザ
・プログラム。 第 １ 図 ｒ−−−−−−−−−−−一−−−−−−−コ第 ２
図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第７門
Ｍ内蔵型マイクロ・コンピュータの主要部を示すブロッ
ク図、 第２図は第１図に示したマイクロ・コンピュータの全体
的な構成例を示すブロック図、第３図は第２図に示した
マイクロ・コンピュータをデータの流れに着目して示す
ブロック図、第４図は第２図に示したマイクロ・コンピ
ュータ内ＣＰＵのアドレス空間の３つの状態を例示する
アドレスマツプ、 第５図は第２図に示したマイクロ・コンピュータの動作
例を示すフローチャート、 第６図はこの発明に先立って検討されたＥＥＰ−ＲＯＭ
内蔵型マイクロ・コンピュータの構成を示すブロック図
、 第７図は第６図に示したマイクロ・コンピュータをデー
タの流れに着目して示すブロック図、第８図は第６図に
示したマイクロ・コンピュータ内ＣＰＵのアドレス空間
の状態を例示するアドレスマツプである。 １・・・ｃｐｕ （中央処理ユニット）、２・・・ＲＡ
Ｍ、３・・・ＥＥＰ−ＲＯＭ書込制御プログラムが格納
されたマスクＲＯＭ、４・・・ＥＥＰ−ＲＯＭ、５・・
・ｌ１０（入出力ボート）、６・・・周辺回路、７・・
・ＥＥＰ−ＲＯＭ書込制御部、１０・・・マイクロ・コ
ンピュータ、ＬＤ・・・データバス、ＬＡ・・・アドレ
スバス、Ｍｌ・・・ユーザ・プログラム領域、Ｍ２・・
・データ領域、Ｉｘｌ −−・ＥＥＰ−ＲＯＭ書込制御
プログラムを含む標準プログラム、Ｉｘ２・・・ユーザ
・プログラム。 第 １ 図 ｒ−−−−−−−−−−−一−−−−−−−コ第 ２
図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第７門
Claims (1)
- 【特許請求の範囲】 １、電気的に書込可能なＲＯＭを備えたマイクロ・コン
ピュータであつて、プログラムとデータの両方が書込可
能にされた電気的に書込可能なＲＯＭと、このＲＯＭに
書込を行うための書込制御プログラムを格納する記憶装
置とを備えるとともに、上記ＲＯＭと上記記憶装置が、
中央処理ユニットのアドレス空間上にて、互いに異なる
アドレス位置に配置されたことを特徴とするマイクロ・
コンピュータ。 ２、上記書込制御プログラムを格納する記憶装置がマス
クＲＯＭであることを特徴とする特許請求の範囲第１項
記載のマイクロ・コンピュータ。 ３、上記書込制御プログラムを格納する記憶装置がＲＡ
Ｍであることを特徴とする特許請求の範囲第１項または
第２項記載のマイクロ・コンピュータ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6573986A JP2513462B2 (ja) | 1986-03-26 | 1986-03-26 | マイクロ・コンピユ−タ |
| DE3789152T DE3789152T2 (de) | 1986-03-26 | 1987-03-11 | Mikrorechner. |
| EP87302074A EP0239283B1 (en) | 1986-03-26 | 1987-03-11 | Microcomputer |
| KR1019870002482A KR950012516B1 (ko) | 1986-03-26 | 1987-03-19 | 마이크로컴퓨터 |
| HK27496A HK27496A (en) | 1986-03-26 | 1996-02-15 | Microcomputer |
| US09/240,975 US20040221091A1 (en) | 1986-03-26 | 1999-01-29 | An ic card having a dedicated write controller for writing to incorporated eeprom on the card |
| US11/180,554 US20050251615A1 (en) | 1986-03-26 | 2005-07-14 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6573986A JP2513462B2 (ja) | 1986-03-26 | 1986-03-26 | マイクロ・コンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62224853A true JPS62224853A (ja) | 1987-10-02 |
| JP2513462B2 JP2513462B2 (ja) | 1996-07-03 |
Family
ID=13295687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6573986A Expired - Lifetime JP2513462B2 (ja) | 1986-03-26 | 1986-03-26 | マイクロ・コンピユ−タ |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20040221091A1 (ja) |
| EP (1) | EP0239283B1 (ja) |
| JP (1) | JP2513462B2 (ja) |
| KR (1) | KR950012516B1 (ja) |
| DE (1) | DE3789152T2 (ja) |
| HK (1) | HK27496A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166156A (ja) * | 1987-11-20 | 1989-06-30 | Sgs Thomson Microelectron Sa | モノリシック電子素子 |
| JPH023181A (ja) * | 1987-11-20 | 1990-01-08 | Sgs Thomson Microelectron Sa | メモリアレイ |
| JP2008242862A (ja) * | 2007-03-27 | 2008-10-09 | Matsushita Electric Works Ltd | 監視システムの端末装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162971A (ja) * | 1987-09-09 | 1989-06-27 | Hitachi Ltd | シングルチップマイクロコンピュータ |
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
| JPH02250191A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
| GB9014811D0 (en) * | 1990-07-04 | 1990-08-22 | Pgc Limited | Computer |
| GB2283342B (en) * | 1993-10-26 | 1998-08-12 | Intel Corp | Programmable code store circuitry for a nonvolatile semiconductor memory device |
| DE4406498C1 (de) * | 1994-02-28 | 1995-04-27 | Siemens Ag | Selbstprogrammierende Schaltungsanordnung |
| JPH10333898A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | マイクロコンピュータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139265A (ja) * | 1982-02-13 | 1983-08-18 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084240A (en) * | 1976-07-28 | 1978-04-11 | Chrysler Corporation | Mass production of electronic control units for engines |
| FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
| FR2461301A1 (fr) * | 1978-04-25 | 1981-01-30 | Cii Honeywell Bull | Microprocesseur autoprogrammable |
| DE2828855C2 (de) * | 1978-06-30 | 1982-11-18 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) |
| US4366540A (en) * | 1978-10-23 | 1982-12-28 | International Business Machines Corporation | Cycle control for a microprocessor with multi-speed control stores |
| IT1128896B (it) * | 1980-07-03 | 1986-06-04 | Olivetti & Co Spa | Apparecchiatura di elaborazione dati con memoria permanente programmabile |
| US4377857A (en) * | 1980-11-18 | 1983-03-22 | Fairchild Camera & Instrument | Electrically erasable programmable read-only memory |
| FR2517441A1 (fr) * | 1981-12-02 | 1983-06-03 | Philips Ind Commerciale | Dispositif pour mini-ordinateur permettant d'utiliser la meme memoire effacable electriquement, alternativement pour les instructions et les donnees, tant en lecture qu'en ecriture |
| JPS58184668A (ja) * | 1982-04-22 | 1983-10-28 | Fanuc Ltd | メモリの書込み制御方式 |
| DE3330022A1 (de) * | 1983-08-19 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Thyristor |
| JPS60177498A (ja) * | 1984-02-23 | 1985-09-11 | Fujitsu Ltd | 半導体記憶装置 |
| US4575621A (en) * | 1984-03-07 | 1986-03-11 | Corpra Research, Inc. | Portable electronic transaction device and system therefor |
| US4749982A (en) * | 1984-06-19 | 1988-06-07 | Casio Computer Co., Ltd. | Intelligent card |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6191790A (ja) * | 1984-10-12 | 1986-05-09 | カシオ計算機株式会社 | カ−ド照合装置 |
| US4663741A (en) * | 1984-10-16 | 1987-05-05 | Trilogy Systems Corporation | Strobed access semiconductor memory system |
| US4698750A (en) * | 1984-12-27 | 1987-10-06 | Motorola, Inc. | Security for integrated circuit microcomputer with EEPROM |
| US4605844A (en) * | 1985-02-11 | 1986-08-12 | At&T Technologies, Inc. | Computerized transaction card with inductive data transfer |
| JPH0713879B2 (ja) * | 1985-06-21 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH0818473B2 (ja) * | 1985-07-31 | 1996-02-28 | トッパン・ムーア株式会社 | 機密水準を設定できるｉｃカード |
| US4718037A (en) * | 1985-12-12 | 1988-01-05 | Texas Instrumens Incorporated | Microcomputer containing EPROM with self-program capability |
-
1986
- 1986-03-26 JP JP6573986A patent/JP2513462B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-11 EP EP87302074A patent/EP0239283B1/en not_active Expired - Lifetime
- 1987-03-11 DE DE3789152T patent/DE3789152T2/de not_active Expired - Fee Related
- 1987-03-19 KR KR1019870002482A patent/KR950012516B1/ko not_active IP Right Cessation
-
1996
- 1996-02-15 HK HK27496A patent/HK27496A/xx not_active IP Right Cessation
-
1999
- 1999-01-29 US US09/240,975 patent/US20040221091A1/en not_active Abandoned
-
2005
- 2005-07-14 US US11/180,554 patent/US20050251615A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139265A (ja) * | 1982-02-13 | 1983-08-18 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166156A (ja) * | 1987-11-20 | 1989-06-30 | Sgs Thomson Microelectron Sa | モノリシック電子素子 |
| JPH023181A (ja) * | 1987-11-20 | 1990-01-08 | Sgs Thomson Microelectron Sa | メモリアレイ |
| JP2008242862A (ja) * | 2007-03-27 | 2008-10-09 | Matsushita Electric Works Ltd | 監視システムの端末装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040221091A1 (en) | 2004-11-04 |
| KR950012516B1 (ko) | 1995-10-18 |
| JP2513462B2 (ja) | 1996-07-03 |
| HK27496A (en) | 1996-02-23 |
| EP0239283A2 (en) | 1987-09-30 |
| KR870009290A (ko) | 1987-10-24 |
| DE3789152D1 (de) | 1994-04-07 |
| DE3789152T2 (de) | 1994-06-01 |
| EP0239283B1 (en) | 1994-03-02 |
| US20050251615A1 (en) | 2005-11-10 |
| EP0239283A3 (en) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5678021A (en) | Apparatus and method for a memory unit with a processor integrated therein | |
| JPH02235156A (ja) | 情報処理装置 | |
| JPH03240127A (ja) | プログラム制御システム | |
| JPS62224853A (ja) | マイクロ・コンピユ−タ | |
| CN114647446A (zh) | 存储级存储装置、计算机模块及服务器系统 | |
| JP3032207B2 (ja) | マイクロ・コンピュータ | |
| JP3839068B2 (ja) | 半導体集積回路装置 | |
| JP3840510B2 (ja) | マイクロ・コンピュータ | |
| JP2003203063A (ja) | マイクロ・コンピュータ | |
| JP2000200257A (ja) | マイクロ・コンピュ―タ | |
| JPS62224854A (ja) | マイクロ・コンピユ−タ | |
| JPS6330658B2 (ja) | ||
| JP4322284B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2001256061A (ja) | 情報記憶装置 | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH023823A (ja) | Ｉｃカード | |
| JPH04330590A (ja) | Ｉｃカード | |
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH01224853A (ja) | メモリ制御装置 | |
| JP2006040310A (ja) | 半導体集積回路装置およびマイクロコンピュータ | |
| JPH10198572A (ja) | 半導体集積回路装置 | |
| JPH045738A (ja) | メモリシステム | |
| JPH0581127A (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |