JPS62209651A - 共通バス制御方式 - Google Patents
共通バス制御方式Info
- Publication number
- JPS62209651A JPS62209651A JP2821386A JP2821386A JPS62209651A JP S62209651 A JPS62209651 A JP S62209651A JP 2821386 A JP2821386 A JP 2821386A JP 2821386 A JP2821386 A JP 2821386A JP S62209651 A JPS62209651 A JP S62209651A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- request
- microinstruction
- bus
- use request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims abstract description 3
- 238000012545 processing Methods 0.000 abstract description 16
- 241001289141 Babr Species 0.000 abstract 1
- 230000002411 adverse Effects 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マイクロプログラムで制御される共通バス方式のシステ
ムであって、該システムを構成している特定の装置で、
マイクロ命令からの該共通バス使用要求（μＲＥＱ）と
、データ転送要求による該共通バス使用要求（ｕＲｇｎ
ｊとを生起するシステムにおいて、上記マイクロ命令に
よる該共通バス使用要求（μＲＥＱ）が生起したとき、
マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求を設定
して、バスアービタ（ＢＡＢＲ）を起動する手段を設け
ることにより、マイクロ命令による該共通バス使用要求
（μＲＥＱ）に対する一連の処理を、データ転送要求に
伴う共通バス使用要求（μＲＥＱ）に対する処理と同じ
ハードウェアで行うようにしたものである。
ムであって、該システムを構成している特定の装置で、
マイクロ命令からの該共通バス使用要求（μＲＥＱ）と
、データ転送要求による該共通バス使用要求（ｕＲｇｎ
ｊとを生起するシステムにおいて、上記マイクロ命令に
よる該共通バス使用要求（μＲＥＱ）が生起したとき、
マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求を設定
して、バスアービタ（ＢＡＢＲ）を起動する手段を設け
ることにより、マイクロ命令による該共通バス使用要求
（μＲＥＱ）に対する一連の処理を、データ転送要求に
伴う共通バス使用要求（μＲＥＱ）に対する処理と同じ
ハードウェアで行うようにしたものである。
本発明は、共通バスに複数個の装置が接続されているシ
ステムにおいて、特定の装置でマイクロ命令による該共
通バス使用要求と、データ転送によるバス使用要求が生
起した時の、上記共通バス制御方式に関する。
ステムにおいて、特定の装置でマイクロ命令による該共
通バス使用要求と、データ転送によるバス使用要求が生
起した時の、上記共通バス制御方式に関する。
最近の半導体技術の著しい進歩に伴って、制御記憶の大
容量化と、経済化が図られるようになってきたことと、
論理設計の容易性、汎用性が得られること、及び該論理
装置に対する仕様変更が容易であること等から、計算機
システムの制御をマイクロプログラムによって行う方式
が一般的になってきた。
容量化と、経済化が図られるようになってきたことと、
論理設計の容易性、汎用性が得られること、及び該論理
装置に対する仕様変更が容易であること等から、計算機
システムの制御をマイクロプログラムによって行う方式
が一般的になってきた。
然しなから、マイクロプログラムによる制御は逐次制御
方式である為、処理速度が遅くなる傾向にある。
方式である為、処理速度が遅くなる傾向にある。
一方、最近のハードウェア技術の進歩により、高速の入
出力装置が、計算機システムに接続されたり、或いは、
該計算機システム全体の処理能力を向上させる為に、接
続される入出力装置の数が増加する動向にある。
出力装置が、計算機システムに接続されたり、或いは、
該計算機システム全体の処理能力を向上させる為に、接
続される入出力装置の数が増加する動向にある。
このような事情から、入出力装置に対する起動はマイク
ロプログラムで行い、起動された入出力装置から上記ｊ
＠ ％ｉ ７７ （Ｍ Ｓ ）に対するデータ転送はハ
ードウェアで行うことにより、該計算機システム全体の
処理能力を向上させることが行われる。
ロプログラムで行い、起動された入出力装置から上記ｊ
＠ ％ｉ ７７ （Ｍ Ｓ ）に対するデータ転送はハ
ードウェアで行うことにより、該計算機システム全体の
処理能力を向上させることが行われる。
この場合、該複数個の入出力装置は、共通ハスを介して
入出力アダプタに接続され、該入出力アダプタの上位に
、中央処理装置（ＣＰＵ）と、主記憶装置（ＭＳ）とか
らなるホストシステムが接続されている そして、該入出力アダプタからのマイクロ命令による入
出力装置に対する起動と、該起動された入出力装置から
の入出力アダプタを介した主記憶装置（ＭＳ）へのデー
タ転送とが、該共通バスにおいて競合する動作形態をと
ることになる為、該処理速度の遅いマイクロ命令からの
共通ハス使用要求が、上記データ転送に対して大きな影
響を与えない共通バス制御方式が要求される。
入出力アダプタに接続され、該入出力アダプタの上位に
、中央処理装置（ＣＰＵ）と、主記憶装置（ＭＳ）とか
らなるホストシステムが接続されている そして、該入出力アダプタからのマイクロ命令による入
出力装置に対する起動と、該起動された入出力装置から
の入出力アダプタを介した主記憶装置（ＭＳ）へのデー
タ転送とが、該共通バスにおいて競合する動作形態をと
ることになる為、該処理速度の遅いマイクロ命令からの
共通ハス使用要求が、上記データ転送に対して大きな影
響を与えない共通バス制御方式が要求される。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のマイクロ命令からの共通バス制御方式を説明す
る図であり、（ａ）は共通バス制御回路の一例を含めた
全体のシステム構成例を示し、（ｂ）は該マイクロ命令
からの共通バス制御方式の動作を流れ図で示している。
は従来のマイクロ命令からの共通バス制御方式を説明す
る図であり、（ａ）は共通バス制御回路の一例を含めた
全体のシステム構成例を示し、（ｂ）は該マイクロ命令
からの共通バス制御方式の動作を流れ図で示している。
以下、（ａ） 、 （ｂ）図によって、従来のマイクロ
命令からの共通バス制御方式を説明する。
命令からの共通バス制御方式を説明する。
先ず、装置Ｃ（例えば、前述の入出力アダプタ）３の配
下にある装置＾、〜Ａ３４を制御する共通バスにおいて
、該装置Ｃ３が中央処理装置（ＣＰＵ）１からの指示に
より、装置Ａ＋＝７ｈ４の何れかに起動をかける場合に
は、該装置Ｃ３のマイクロ命令３３がバスアービタ（Ｂ
ＡＢＲ） ３１にバス使用要求（μＲＥＱ）を送出して
、該共通バスが空いているかどうかを判定し、該共通バ
スが空いている（ＯＫ）場合には、該共通バスを使用す
る為に、バス支配権を取り、該共通バスに接続されてい
る全装置（例えば、上記装置ＡＩ −Ａ３４の全装置）
に対して宣言する。（（ｂ）図のステップ５０．５１参
照）逆に、装置Ａｌ−Ａ３４が装置Ｃ３にデータ転送を
行う場合も同様である。
下にある装置＾、〜Ａ３４を制御する共通バスにおいて
、該装置Ｃ３が中央処理装置（ＣＰＵ）１からの指示に
より、装置Ａ＋＝７ｈ４の何れかに起動をかける場合に
は、該装置Ｃ３のマイクロ命令３３がバスアービタ（Ｂ
ＡＢＲ） ３１にバス使用要求（μＲＥＱ）を送出して
、該共通バスが空いているかどうかを判定し、該共通バ
スが空いている（ＯＫ）場合には、該共通バスを使用す
る為に、バス支配権を取り、該共通バスに接続されてい
る全装置（例えば、上記装置ＡＩ −Ａ３４の全装置）
に対して宣言する。（（ｂ）図のステップ５０．５１参
照）逆に、装置Ａｌ−Ａ３４が装置Ｃ３にデータ転送を
行う場合も同様である。
このように、装置Ｃ３と、装置Ａ、〜八、４との間の共
通バス制御には、データ転送と、命令起動の２つがあり
、該データ転送をハードウェアで制御し、命令起動をマ
イクロプログラムで制御するような方式をとる場合には
、前述のようにマイクロ命令で装置Ａ＋””’Ａｚ４の
何れかを起動するとき、先ず、共通バスに対するバス支
配権をとる必要がある。
通バス制御には、データ転送と、命令起動の２つがあり
、該データ転送をハードウェアで制御し、命令起動をマ
イクロプログラムで制御するような方式をとる場合には
、前述のようにマイクロ命令で装置Ａ＋””’Ａｚ４の
何れかを起動するとき、先ず、共通バスに対するバス支
配権をとる必要がある。
その時、装置Ｃのハードウェア３２が装置角、〜Ａｓ
４の何れかとデータ転送を行っている可能性があり、こ
の場合マイクロ命令３３による装置Ａ、〜Ａ３４に対す
る起動と競合するので、装置Ｃのマイクロプログラム３
３は、バス支配権がとれたことを認識して、始めて該共
通バスを使用し、当該装置Ａ１〜Ａ３４の何れかに起動
をかけることができる。
４の何れかとデータ転送を行っている可能性があり、こ
の場合マイクロ命令３３による装置Ａ、〜Ａ３４に対す
る起動と競合するので、装置Ｃのマイクロプログラム３
３は、バス支配権がとれたことを認識して、始めて該共
通バスを使用し、当該装置Ａ１〜Ａ３４の何れかに起動
をかけることができる。
具体的には、オペレーションレジスタ（ＯＰＲ） ３４
に共通バス使用要求を設定する。（（ｂ）図のステ、。
に共通バス使用要求を設定する。（（ｂ）図のステ、。
プ５２．５３．５４参照）
つまり、マイクロプログラム３３は装置角、〜Ａユ４の
何れかに起動をかけるとき、先ず、該共通バスに対する
使用要求（μＲＥＱ）を出し、バス支配権がとれたかど
うかを判定して、該ハス支配権がとれた場合には、上記
装置Ａ、〜Ａ３４の何れかに起動をかけられるが、該バ
ス支配権がとれなかった場合には繰り返して再度バス支
配権を取り直さなければならない。
何れかに起動をかけるとき、先ず、該共通バスに対する
使用要求（μＲＥＱ）を出し、バス支配権がとれたかど
うかを判定して、該ハス支配権がとれた場合には、上記
装置Ａ、〜Ａ３４の何れかに起動をかけられるが、該バ
ス支配権がとれなかった場合には繰り返して再度バス支
配権を取り直さなければならない。
従って、このような従来方式においては、共通バスに封
子るバス支配権をとるのにマイクロプログラムが介在す
る為、バスの獲得迄に時間かががると共に、該共通バス
の支配権をとった後も、該共通バスを使用して装ＷＡＩ
〜Ａｓ ４の何れかに起動をかける迄（即ち、オペレー
ションレジスタ（ＯＰＲ）３４にマイクロ命令を設定す
る迄）バスアービタ（ＢＡＢＲ） ３１が解放されない
為、データ転送が完全に停止してしまうと云う問題があ
った。
子るバス支配権をとるのにマイクロプログラムが介在す
る為、バスの獲得迄に時間かががると共に、該共通バス
の支配権をとった後も、該共通バスを使用して装ＷＡＩ
〜Ａｓ ４の何れかに起動をかける迄（即ち、オペレー
ションレジスタ（ＯＰＲ）３４にマイクロ命令を設定す
る迄）バスアービタ（ＢＡＢＲ） ３１が解放されない
為、データ転送が完全に停止してしまうと云う問題があ
った。
本発明は上記従来の欠点に鑑み、マイクロ命令による装
置Ａ１〜Ａ３に対する起動動作をハードウェア化するこ
とにより、該マイクロ命令による共通バス支配権獲得時
間を短縮する方法を提供することを目的とするものであ
る。
置Ａ１〜Ａ３に対する起動動作をハードウェア化するこ
とにより、該マイクロ命令による共通バス支配権獲得時
間を短縮する方法を提供することを目的とするものであ
る。
第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は本発明による共通バス制御動作を流れ図で
示した図である。
り、第２図は本発明による共通バス制御動作を流れ図で
示した図である。
本発明においては、マイクロプログラムで制御される共
通バス方式のシステムであって、該システムを構成して
いる特定の装置で、マイクロ命令からの該共通バス使用
要求（μＲＥＱ）と、データ転送要求による該共通バス
使用要求（μＲＥＱ）とを生起するシステムにおいて、
上記マイクロ命令による該共通バス使用要求（μＲＥＱ
）が生起したとき、マイクロ命令レジスタ（ＩＯＰＣ）
３０に該使用要求を設定して、バスアービタ（ＢＡＢ
Ｒ） ３１を起動する手段３１ａを設け、該手段３１ａ
によって、該共通バスに対するマイクロ命令からの使用
要求（μＲＥＱ）を、上記データ転送要求からの使用要
求（ＩＩＲＥＱ）に対する処理と同じバー゛ドウエアｆ
ａ１１Ｂとし、該共通バスの使用権獲得と、該共通バス
に対する起動とを行うように構成する。
通バス方式のシステムであって、該システムを構成して
いる特定の装置で、マイクロ命令からの該共通バス使用
要求（μＲＥＱ）と、データ転送要求による該共通バス
使用要求（μＲＥＱ）とを生起するシステムにおいて、
上記マイクロ命令による該共通バス使用要求（μＲＥＱ
）が生起したとき、マイクロ命令レジスタ（ＩＯＰＣ）
３０に該使用要求を設定して、バスアービタ（ＢＡＢ
Ｒ） ３１を起動する手段３１ａを設け、該手段３１ａ
によって、該共通バスに対するマイクロ命令からの使用
要求（μＲＥＱ）を、上記データ転送要求からの使用要
求（ＩＩＲＥＱ）に対する処理と同じバー゛ドウエアｆ
ａ１１Ｂとし、該共通バスの使用権獲得と、該共通バス
に対する起動とを行うように構成する。
即ち、本発明によれば、マイクロプログラムで制御され
る共通ハス方式のシステムであって、該システムを構成
している特定の装置で、マイクロ命令からの該共通バス
使用要求（μＲＥＱ）と、データ転送要求による該共通
バス使用要求（ＩＩＲＥＱ）とを生起するシステムにお
いて、上記マイクロ命令に 。
る共通ハス方式のシステムであって、該システムを構成
している特定の装置で、マイクロ命令からの該共通バス
使用要求（μＲＥＱ）と、データ転送要求による該共通
バス使用要求（ＩＩＲＥＱ）とを生起するシステムにお
いて、上記マイクロ命令に 。
よる該共通バス使用要求（μＲＥＱ）が生起したとき、
マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求を設定
して、バスアービタ（ＢＡＢＲ）を起動する手段を設け
ることにより、マイクロ命令による該共通バス使用要求
（μＲＥＱ）に対する一連の処理を、データ転送要求に
伴う共通バス使用要求（μＲＥＱ）に対する処理と同じ
ハードウェアで行うようにしたものであるので、マイク
ロ命令からの共通バス使用要求（μＲＥＱ）に対するバ
ス支配権獲得時間が短縮でき、データ転送に対する影響
度を小さくできる効果がある。
マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求を設定
して、バスアービタ（ＢＡＢＲ）を起動する手段を設け
ることにより、マイクロ命令による該共通バス使用要求
（μＲＥＱ）に対する一連の処理を、データ転送要求に
伴う共通バス使用要求（μＲＥＱ）に対する処理と同じ
ハードウェアで行うようにしたものであるので、マイク
ロ命令からの共通バス使用要求（μＲＥＱ）に対するバ
ス支配権獲得時間が短縮でき、データ転送に対する影響
度を小さくできる効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図は本発明の一実施例をブロック図で示した
図であり、第２図は本発明による共通バス制御動作を流
れ図で示した図であり、第１図のマイクロ命令レジスタ
（ＩＯＰＣ） ３０からのバスアービタ（ＢＡＢＲ）
３１に対する共通バス使用要求機構３１ａが、本発明を
実施するのに必要な手段である。
図であり、第２図は本発明による共通バス制御動作を流
れ図で示した図であり、第１図のマイクロ命令レジスタ
（ＩＯＰＣ） ３０からのバスアービタ（ＢＡＢＲ）
３１に対する共通バス使用要求機構３１ａが、本発明を
実施するのに必要な手段である。
尚、企図を通して同じ符号は同じ対象物を示している。
以下、第３図（ａ）のシステム構成を参照しながら、第
１図、第２図によって、本発明による共通バス制御方式
を説明する。
１図、第２図によって、本発明による共通バス制御方式
を説明する。
先ず、装置Ｃのマイクロプログラムが、共通バスに接続
されている装置Ａ＋−Ａｓ４に命令起動をかける場合、
マイクロ命令レジスタ（ｒＯＰｃ） ３０に処理内容を
コード化したデータを設定する。
されている装置Ａ＋−Ａｓ４に命令起動をかける場合、
マイクロ命令レジスタ（ｒＯＰｃ） ３０に処理内容を
コード化したデータを設定する。
Ｊ素データはデコーダ（ＤＥＣ） ３０ａによってデコ
ードされ、マイクロ命令レジスタ（ＩＯＰＣ） ３０に
共通バス使用要求が設定されたことを示す≠０出力が付
勢されることにより、バスアービタ（ＢＡＢＲ） ３１
が起動される。 （第２図のステップ６０参照）この結
果、ハードウェアによるデータ転送時の該共通バス使用
要求（ＩＩＩ？ＥＱ）の動作と同じ動作で、該共通バス
に対する支配権の獲得が行われ、該バス支配権が獲得（
ＯＫ）されると、上記デコーダ（ＤＥＣ） ３０ａが示
す装置Ａ１〜Ｉｈ ４に対する命令起動信号（ＴＲ）に
よって、該マイクロ命令による装置へ、〜Ａ３４に対す
る起動信号が、オペレーションレジスタ（ＯＰＲ） ３
４に設定され、該装置Ａ、〜Ａ３４からの応答を受信す
ることにより、一連の共通バス制御動作が終了し、次の
共通バス使用要求、例えば、ハードウェアからの共通バ
ス使用要求（Ｉ（ＲＥＱ）に対する処理に移るように機
能する。 （第２図のステップ６１〜６５参照） このように、本発明は、マイクロプログラムが装置へ、
〜Ａ３に対して命令起動をする場合、マイクロ命令レジ
スタ（ｒＯＰｃ）に、コード化された制御データを設定
するだけで、後はハードウニ、アが、データ転送時の共
通バス使用要求（ＩＩＲＥＱ）を生起したときと同し動
作で、該共通バスに対するハス支配権の獲得と、装置Ａ
ｌ−Ａ ３に対する起動と云った一連の動作を行うよ
うにした所に特徴がある。
ードされ、マイクロ命令レジスタ（ＩＯＰＣ） ３０に
共通バス使用要求が設定されたことを示す≠０出力が付
勢されることにより、バスアービタ（ＢＡＢＲ） ３１
が起動される。 （第２図のステップ６０参照）この結
果、ハードウェアによるデータ転送時の該共通バス使用
要求（ＩＩＩ？ＥＱ）の動作と同じ動作で、該共通バス
に対する支配権の獲得が行われ、該バス支配権が獲得（
ＯＫ）されると、上記デコーダ（ＤＥＣ） ３０ａが示
す装置Ａ１〜Ｉｈ ４に対する命令起動信号（ＴＲ）に
よって、該マイクロ命令による装置へ、〜Ａ３４に対す
る起動信号が、オペレーションレジスタ（ＯＰＲ） ３
４に設定され、該装置Ａ、〜Ａ３４からの応答を受信す
ることにより、一連の共通バス制御動作が終了し、次の
共通バス使用要求、例えば、ハードウェアからの共通バ
ス使用要求（Ｉ（ＲＥＱ）に対する処理に移るように機
能する。 （第２図のステップ６１〜６５参照） このように、本発明は、マイクロプログラムが装置へ、
〜Ａ３に対して命令起動をする場合、マイクロ命令レジ
スタ（ｒＯＰｃ）に、コード化された制御データを設定
するだけで、後はハードウニ、アが、データ転送時の共
通バス使用要求（ＩＩＲＥＱ）を生起したときと同し動
作で、該共通バスに対するハス支配権の獲得と、装置Ａ
ｌ−Ａ ３に対する起動と云った一連の動作を行うよ
うにした所に特徴がある。
以上、詳細に説明したように、本発明の共通バス制御方
式は、マイクロプログラムで制御される共通バス方式の
システムであって、該システムを構成している特定の装
置で、マイクロ命令からの該共通バス使用要求（μＲＥ
Ｑ）と、データ転送要求による該共通バス使用要求（μ
ＲＥＱ）とを生起するシステムにおいて、上記マイクロ
命令による該共通バス使用要求（μＲＥＱ）が生起した
とき、マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求
を設定して、バスアービタ（ＢＡＢＩ？）を起動する手
段を設けることにより、マイクロ命令による該共通バス
使用要求（μＲＥ’Ｑ ）に対する一連の処理を、デー
タ転送要求に伴う共通バス使用要求（Ｉｌｌ？ＥＱ）に
対する処理と同じハードウェアで行うようにしたもので
あるので、マイクロ命令からの共通バス使用要求（μＲ
ＥＱ）に対するバス支配権獲得時間が短縮でき、データ
転送に対する影響度を小さくできる効果がある。
式は、マイクロプログラムで制御される共通バス方式の
システムであって、該システムを構成している特定の装
置で、マイクロ命令からの該共通バス使用要求（μＲＥ
Ｑ）と、データ転送要求による該共通バス使用要求（μ
ＲＥＱ）とを生起するシステムにおいて、上記マイクロ
命令による該共通バス使用要求（μＲＥＱ）が生起した
とき、マイクロ命令レジスタ（ＩＯＰＣ）に該使用要求
を設定して、バスアービタ（ＢＡＢＩ？）を起動する手
段を設けることにより、マイクロ命令による該共通バス
使用要求（μＲＥ’Ｑ ）に対する一連の処理を、デー
タ転送要求に伴う共通バス使用要求（Ｉｌｌ？ＥＱ）に
対する処理と同じハードウェアで行うようにしたもので
あるので、マイクロ命令からの共通バス使用要求（μＲ
ＥＱ）に対するバス支配権獲得時間が短縮でき、データ
転送に対する影響度を小さくできる効果がある。
第１図は本発明の一実施例をブロック図で示した、
図。 第２図は本発明による共通バス制御動作を流れ図で示し
た図。 第３図は従来のマイクロ命令からの共通バス制御方式を
説明する図。 である。 図面において、 １は中央処理装置（ＣＰＵ）。 ３は入出力アダプタ、又は装２ｃ。 ４は装置Ａ、〜Ａ３ ３０はマイクロ命令レジスタ（ＩＯＰＣ） 。 ３１はバスアービタ（ＢＡＢＲ） 。 ３４はオペレーションレジスタ（ＯＰＲ） 。 ５０〜５４．及び６０〜６５は動作ステップ。 さ発朗の一亥施イタ話フ゛コ・７２図ｚ′・す・（ｒ二
日弗 １ 図 〈マイ２０〉 １ 〈ハードンに 本楚朗ｆ＝、Ｆｂ六Ｍツマ又占つ顔アφｖｆ７１ソＬ利
１引Ｚ゛示ば二の茅 ２ 口 （ｄ） 叡ｆホのマイ２０，４ト４トカ・らのテ僕紅バス占・］
（′鐸勿式゛と毅り月りるロチ３ 面 くマイ２０〉 くバーＹ〉： ＝ （ら） イ疋余のマイノロ命令刀゛らの云泪【バス借Ｊ焚ｐ方に
と貌斯Ｖ６０ 亭 ３ 口
図。 第２図は本発明による共通バス制御動作を流れ図で示し
た図。 第３図は従来のマイクロ命令からの共通バス制御方式を
説明する図。 である。 図面において、 １は中央処理装置（ＣＰＵ）。 ３は入出力アダプタ、又は装２ｃ。 ４は装置Ａ、〜Ａ３ ３０はマイクロ命令レジスタ（ＩＯＰＣ） 。 ３１はバスアービタ（ＢＡＢＲ） 。 ３４はオペレーションレジスタ（ＯＰＲ） 。 ５０〜５４．及び６０〜６５は動作ステップ。 さ発朗の一亥施イタ話フ゛コ・７２図ｚ′・す・（ｒ二
日弗 １ 図 〈マイ２０〉 １ 〈ハードンに 本楚朗ｆ＝、Ｆｂ六Ｍツマ又占つ顔アφｖｆ７１ソＬ利
１引Ｚ゛示ば二の茅 ２ 口 （ｄ） 叡ｆホのマイ２０，４ト４トカ・らのテ僕紅バス占・］
（′鐸勿式゛と毅り月りるロチ３ 面 くマイ２０〉 くバーＹ〉： ＝ （ら） イ疋余のマイノロ命令刀゛らの云泪【バス借Ｊ焚ｐ方に
と貌斯Ｖ６０ 亭 ３ 口
Claims (1)
- 【特許請求の範囲】 マイクロプログラムで制御される共通バス方式のシステ
ムであって、 該システムを構成している特定の装置で、マイクロ命令
からの該共通バス使用要求（μＲＥＱ）と、データ転送
要求による該共通バス使用要求（ＨＲＥＱ）とを生起す
るシステムにおいて、 上記マイクロ命令による該共通バス使用要求（μＲＥＱ
）が生起したとき、マイクロ命令レジスタ（ＩＯＰＣ）
（３０）に該使用要求を設定して、バスアービタ（ＢＡ
ＢＲ）（３１）を起動する手段（３１ａ）を設け、該手
段（３１ａ）によって、該共通バスに対するマイクロ命
令からの使用要求（μＲＥＱ）を、上記データ転送要求
からの使用要求（ＨＲＥＱ）に対する処理と同じハード
ウェア制御で、該共通バスの使用権獲得と、該共通バス
に対する起動とを行うことを特徴とする共通バス制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2821386A JPS62209651A (ja) | 1986-02-12 | 1986-02-12 | 共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2821386A JPS62209651A (ja) | 1986-02-12 | 1986-02-12 | 共通バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209651A true JPS62209651A (ja) | 1987-09-14 |
Family
ID=12242362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2821386A Pending JPS62209651A (ja) | 1986-02-12 | 1986-02-12 | 共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109403A (ja) * | 1987-10-09 | 1989-04-26 | Instron Corp | 複数の制御要素の相互作用的制御を行なうための回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101319A (ja) * | 1981-12-11 | 1983-06-16 | Fujitsu Ltd | 制御装置 |
| JPS59105151A (ja) * | 1982-12-07 | 1984-06-18 | Fujitsu Ltd | 割込み処理制御方式 |
-
1986
- 1986-02-12 JP JP2821386A patent/JPS62209651A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101319A (ja) * | 1981-12-11 | 1983-06-16 | Fujitsu Ltd | 制御装置 |
| JPS59105151A (ja) * | 1982-12-07 | 1984-06-18 | Fujitsu Ltd | 割込み処理制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109403A (ja) * | 1987-10-09 | 1989-04-26 | Instron Corp | 複数の制御要素の相互作用的制御を行なうための回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| US6157970A (en) | Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number | |
| JP2006209448A (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| JPS62209651A (ja) | 共通バス制御方式 | |
| JPS58107977A (ja) | 記憶装置へのアクセス方式 | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JP2875546B2 (ja) | 情報処理システム | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JPS62288949A (ja) | シリアライズ命令制御装置 | |
| JPS5810226A (ja) | デ−タ処理装置 | |
| JP3183311B2 (ja) | データ転送システム | |
| JPH0145657B2 (ja) | ||
| JPH01206447A (ja) | データ処理方式 | |
| JPS6214866B2 (ja) | ||
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH04291441A (ja) | プログラム制御回路 | |
| JPS62169251A (ja) | 入出力装置の制御方式 | |
| JPS5994159A (ja) | デ−タ転送制御方式 | |
| JPH04306754A (ja) | Ｄｍａコントローラ | |
| JPS6165342A (ja) | 擬似デイスク装置転送プロセツサ | |
| JPH05151137A (ja) | 電子計算機装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPS63113658A (ja) | インタロツク命令制御方式 |