JPS62194663A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS62194663A JPS62194663A JP61036999A JP3699986A JPS62194663A JP S62194663 A JPS62194663 A JP S62194663A JP 61036999 A JP61036999 A JP 61036999A JP 3699986 A JP3699986 A JP 3699986A JP S62194663 A JPS62194663 A JP S62194663A
- Authority
- JP
- Japan
- Prior art keywords
- silicide layer
- layer
- diode
- region
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/10—SRAM devices comprising bipolar components
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は°１゛、導体記憶装置に関し、特にバ、イボー
ラトランジスタをメモリ素子に用いた半導体記憶装置に
関する。
ラトランジスタをメモリ素子に用いた半導体記憶装置に
関する。
バイポーラトランジスタをメモリ素子に用いた半導体記
憶装置は、その高速性の要求から第３図に示すように、
ベースに接続された負荷抵抗Ｒ１゜Ｒ２と、コレクタに
接続されたショットキーバリアダイオード（以下ＳＰダ
イオードという）Ｄｌ。
憶装置は、その高速性の要求から第３図に示すように、
ベースに接続された負荷抵抗Ｒ１゜Ｒ２と、コレクタに
接続されたショットキーバリアダイオード（以下ＳＰダ
イオードという）Ｄｌ。
Ｄ２とを有する一対のバイポーラトランジスタＴ１、Ｔ
２から構成されたフリップフロップ回路を単位メモリセ
ルとしている。
２から構成されたフリップフロップ回路を単位メモリセ
ルとしている。
第２図はこの単位メモリセルを構成するバイポーラトラ
ンジスタの一例の断面図である。
ンジスタの一例の断面図である。
第２図において、コレクタを形成するＮ−型エピタキシ
ャル層３上にはＰ型のベース領域５、抵抗領域８及びＳ
１３ダイオードを形成する金属珪化物層９が形成されて
おり、更にベース領域５上にはＮ型のエミッタ領域６Ａ
、６Ｂが形成されている。尚、第２図において１はＰ型
シリコン基板、２はＮ１型埋込層、４は酸化シリコン膜
である。
ャル層３上にはＰ型のベース領域５、抵抗領域８及びＳ
１３ダイオードを形成する金属珪化物層９が形成されて
おり、更にベース領域５上にはＮ型のエミッタ領域６Ａ
、６Ｂが形成されている。尚、第２図において１はＰ型
シリコン基板、２はＮ１型埋込層、４は酸化シリコン膜
である。
上述した従来の半導体記憶装置に用いられるバイポーラ
トランジスタにおいては、ＳＢダイオードと負荷抵抗と
の短絡は、酸化シリコン膜４に設けられた開孔部におい
て共通電極である金属電極７を用いて行なっていた。
トランジスタにおいては、ＳＢダイオードと負荷抵抗と
の短絡は、酸化シリコン膜４に設けられた開孔部におい
て共通電極である金属電極７を用いて行なっていた。
すなわち、金属電極７は開孔部において、抵抗領域８の
一端部に形成された露出面８Ａと、ＳＢダ、イオードを
形成する金属珪化物層９の表面に接合していた。この為
金属電極７の形成面積が広くなり半導体記憶装置の高集
積化が妨げられるという問題点があった。
一端部に形成された露出面８Ａと、ＳＢダ、イオードを
形成する金属珪化物層９の表面に接合していた。この為
金属電極７の形成面積が広くなり半導体記憶装置の高集
積化が妨げられるという問題点があった。
本発明の目的は、集積度の向上したバイポーラトランジ
スタを有する半導体記憶装置を提供することにある。
スタを有する半導体記憶装置を提供することにある。
本発明の半導体記憶装置は、ベースに接続された負荷抵
抗とコレクタに接続されたショットキーバリアダイオー
ドとを有する一対のバイポーラトランジスタから構成さ
れたフリップフロップ回路を単位メモリセルとする半導
体記憶装置であって、前記負荷抵抗とショットキーバリ
アダイオードとの共通電極が、前記負荷抵抗を形成する
抵抗領域の側面に接合しかつショットキーバリアダイオ
ードを形成する金属珪化物層と該金属珪化物層上に形成
された金属電極とから構成されているものである。
抗とコレクタに接続されたショットキーバリアダイオー
ドとを有する一対のバイポーラトランジスタから構成さ
れたフリップフロップ回路を単位メモリセルとする半導
体記憶装置であって、前記負荷抵抗とショットキーバリ
アダイオードとの共通電極が、前記負荷抵抗を形成する
抵抗領域の側面に接合しかつショットキーバリアダイオ
ードを形成する金属珪化物層と該金属珪化物層上に形成
された金属電極とから構成されているものである。
次に、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例の断面図である。
第１図において、Ｐ型シリコン基板１にはＮ＋型埋込層
２、Ｎ−型エピタキシャル層３が設けられており、この
Ｎ−型エピタキシャル層３には、ベース領域ら、記憶保
持用のエミッタ領域６Ａ及び記憶書き込み用のエミッタ
領域６Ｂを有するバイポーラトランジスタと、ベース領
域５に直接接続された抵抗領域８及び金属珪化物層９と
が設けられている。
２、Ｎ−型エピタキシャル層３が設けられており、この
Ｎ−型エピタキシャル層３には、ベース領域ら、記憶保
持用のエミッタ領域６Ａ及び記憶書き込み用のエミッタ
領域６Ｂを有するバイポーラトランジスタと、ベース領
域５に直接接続された抵抗領域８及び金属珪化物層９と
が設けられている。
そしてこの抵抗領域８の側面はＳＢダイオードを形成す
る金属珪化物層９の側面にオーミックに接合されている
。更に、抵抗領域８とＳＢダイオードの共通電極１０は
、金属珪化物層９とこの上部に形成された金属電極７と
から構成されている。
る金属珪化物層９の側面にオーミックに接合されている
。更に、抵抗領域８とＳＢダイオードの共通電極１０は
、金属珪化物層９とこの上部に形成された金属電極７と
から構成されている。
このように構成された本実施例においては、抵抗領域８
の一方の端部は金属珪化物層９にオーミックに接合して
金属電極７に接続されている為、従来のように直接金属
電極７に接続する部分をなくすことができる６従って単
位メモリセルの縮小化が可能となる。
の一方の端部は金属珪化物層９にオーミックに接合して
金属電極７に接続されている為、従来のように直接金属
電極７に接続する部分をなくすことができる６従って単
位メモリセルの縮小化が可能となる。
尚、抵抗領域８の側面に金属珪化物層９を接合させるに
は、抵抗領域８上に開孔部を設け、白金やモリブデン等
の金属を比較的厚く被着した後、熱処理を行ない金属珪
化物層９を深く形成する方法や、第４図に示したように
、抵抗領域８の一部をエツチングして金属珪化物層との
接合面を広くした後、白金やモリブデンを薄く被着して
金属珪化物層９を形成する方法等を用いることができる
。
は、抵抗領域８上に開孔部を設け、白金やモリブデン等
の金属を比較的厚く被着した後、熱処理を行ない金属珪
化物層９を深く形成する方法や、第４図に示したように
、抵抗領域８の一部をエツチングして金属珪化物層との
接合面を広くした後、白金やモリブデンを薄く被着して
金属珪化物層９を形成する方法等を用いることができる
。
以上説明した様に、本発明は、バイポーラトランジスタ
に接続する負荷抵抗とショットキーバリアダイオードの
共通電極を金属珪化物層と金属電極とから構成する事に
より集積度の向上したバイポーラトランジスタを有する
半導体記憶装置が得られるという効果がある。
に接続する負荷抵抗とショットキーバリアダイオードの
共通電極を金属珪化物層と金属電極とから構成する事に
より集積度の向上したバイポーラトランジスタを有する
半導体記憶装置が得られるという効果がある。
第１図は本発明の一実施例の断面図、第２図は従来の半
導体記憶装置の一例の断面図、第３図は従来の半導体記
憶装置を説明する為の回路図、第４図は第１図の実施例
の金属珪化物層の形成方法を説明する為の部分断面図で
ある。 １・・・Ｐ型シリコン基板、２・・・Ｎ＋型埋込層、３
・・・Ｎ−型エピタキシャル層、４・・・酸化シリコン
膜、５・・・ベース領域、６Ａ、６Ｂ・・・エミ・ツタ
領域、７・・・金属電極、８・・・抵抗領域、８Ａ・・
・露出面、９・・・金属珪化物層、１０・・・共通電極
、ＤＩ、Ｄ２・・・ＳＢダイオード、Ｒ１，Ｒ２・・・
負荷抵抗、Ｔ Ｉ 、 Ｔ２・・・ベイボートランジス
タ。 茅１１２Ｉ 寮３＠
導体記憶装置の一例の断面図、第３図は従来の半導体記
憶装置を説明する為の回路図、第４図は第１図の実施例
の金属珪化物層の形成方法を説明する為の部分断面図で
ある。 １・・・Ｐ型シリコン基板、２・・・Ｎ＋型埋込層、３
・・・Ｎ−型エピタキシャル層、４・・・酸化シリコン
膜、５・・・ベース領域、６Ａ、６Ｂ・・・エミ・ツタ
領域、７・・・金属電極、８・・・抵抗領域、８Ａ・・
・露出面、９・・・金属珪化物層、１０・・・共通電極
、ＤＩ、Ｄ２・・・ＳＢダイオード、Ｒ１，Ｒ２・・・
負荷抵抗、Ｔ Ｉ 、 Ｔ２・・・ベイボートランジス
タ。 茅１１２Ｉ 寮３＠
Claims (1)
- ベースに接続された負荷抵抗とコレクタに接続された
ショットキーバリアダイオードとを有する一対のバイポ
ーラトランジスタから構成されたフリップフロップ回路
を単位メモリセルとする半導体記憶装置において、前記
負荷抵抗とショットキーバリアダイオードとの共通電極
が、前記負荷抵抗を形成する抵抗領域の側面に接合しか
つショットキーダイオードを形成する金属珪化物層と該
金属珪化物層上に形成された金属電極とから構成されて
いることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036999A JPH07112010B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036999A JPH07112010B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194663A true JPS62194663A (ja) | 1987-08-27 |
| JPH07112010B2 JPH07112010B2 (ja) | 1995-11-29 |
Family
ID=12485427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036999A Expired - Lifetime JPH07112010B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112010B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188960A (ja) * | 1983-04-11 | 1984-10-26 | Hitachi Ltd | バイポ−ラ型ｒａｍ |
| JPS60154681A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS61256759A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 半導体記憶装置 |
-
1986
- 1986-02-20 JP JP61036999A patent/JPH07112010B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188960A (ja) * | 1983-04-11 | 1984-10-26 | Hitachi Ltd | バイポ−ラ型ｒａｍ |
| JPS60154681A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS61256759A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07112010B2 (ja) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210860A (ja) | 半導体集積回路装置 | |
| JPS6211017Y2 (ja) | ||
| JPS62194663A (ja) | 半導体記憶装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH0342680Y2 (ja) | ||
| JP2926785B2 (ja) | 半導体装置 | |
| JPH0414929Y2 (ja) | ||
| JPS59161059A (ja) | 半導体装置 | |
| JPH0124939Y2 (ja) | ||
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
| JPH0258864A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPS6225264B2 (ja) | ||
| JPH0883918A (ja) | 半導体装置 | |
| JPS6318657A (ja) | 積層抵抗素子及びそれを用いた半導体装置 | |
| JPS6128224B2 (ja) | ||
| JPH01286356A (ja) | 半導体集積回路 | |
| JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPS61296760A (ja) | 半導体装置 | |
| JPS6395658A (ja) | 半導体装置 | |
| JPH04155957A (ja) | 半導体装置 | |
| JPS62252972A (ja) | 半導体装置 | |
| JPS63220566A (ja) | メモリ装置 |