JPS62183294A - クロマ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低域変換されたクロマ信号の処理回路に関し、
特にＶＴＲの再生回路に用いることができるものである
。

〔発明の概要〕

本発明は低域変換されたクマロ信号からクロストークを
除去するためのくし形フィルタにＣＯＤ等から成る遅延
回路を用いると共に、この遅延回路に供給され為クロッ
クパルスの周波数を上記クロマ信号のジッタに応じて制
御することにより、ＡＰＣ回路を含むクロマ信号の処理
回路の特性を改善するようにしたものである。

〔従来の技術〕

第２図は従来の低域変換形ＶＴＲにおける再生クロマ信
号の処理回路を示す。

第２図において、低域周波数ｆＬに変換された再生クロ
マ信号Ｃ１はＡＣＣＣ０回路断定の処理が成された後、
周波数変換回路２に加えられて、ＡＰＣ回路７から加え
られる周波数（ｂ　＋　ｆｓｃ）Ｃｆｓｃ：サブキャリ
ア周波数）の信号に基いて周波数ｆｓｃに変換される。

この変換された信号Ｃ２はバンドパスフィルタ３を通じ
てＩ　Ｈ遅延回路４と減算器５とにより構成されるくし
形フィルタ６に加えられることにより、クロストーク成
分が除去される。このクロストークの除去された信号Ｃ
３は次段の回路に送られると共に、ＡＰＣ回路７に供給
されることにより、色同期をとるための所定の信号処理
が行われる。これと共に上記周波数変換のための上記（
ｂ　＋　ｆｓｃ）の信号が作られる。

上記構成によりクロストーク成分が除去され且つ時間軸
変動（ジッタ）の補正されたクロマ信号Ｃ３を得ること
ができる。

上記ＩＨ遅延回路４には従来よりガラス遅延線が用いら
れている。このガラス遅延線を用いたくし形フィルタ６
は、図示のように入力クロマ信号Ｃ１を信号Ｃ２に周波
数変換した後の回路に設けている。その理由は、ガラス
遅延線は一般に入力の中心周波数の略１／２の帯域を実
質的に有しており、このため低域信号Ｃ３のままこのガ
ラス遅延線に通じると帯域不足となって信号劣化が生じ
るためである。

また（し形フィルタの特性を改善するために、１Ｈ遅延
回路４にＣＣＤ、、ＢＢＤ等の電荷転送素子を用いるこ
とが試みられている。

〔発明が解決しようとする問題点〕

上述した第２図の回路では、くし形フィルタ６がＡＰＣ
ループの中に設けられているため、ＩＨ遅延回路４の遅
延時間の影響を受けてＡＰＣの応答が遅れる等の問題を
生じていた。またＬＨ遅延回路４にＣＯＤを用いる場合
は、そのクロック周波数を３　ｆｓｃ、４　ｆｓｃと高
くする必要があり、このためクロックパルスによる不要
軸封の増大及び消費電力の増大を招いていた。

〔問題点を解決するための手段〕

本発明は、低域変換されたクロマ信号よりクロストーク
成分を除去するための電荷転送素子から成る遅延回路を
用いたくし形フィルタと、上記クロマ信号の時間軸変動
を検出する手段と、上記検出された時間軸変動に応じて
上記遅延回路に供給するクロックパルスの周波数を制御
する手段とを設けている。

〔作　用〕

ＩＨ遅延回路の遅延時間をジッタに応じて制御している
ので、くし形フィルタを周波数変換回路より前段の回路
に設けることができる。

〔実施例〕

第１図は本発明の実施例を示し、第２図と対応する部分
には同一の符号を付しである。

本実施例においては、ＩＨ遅延回路８にＣＯＤを用いる
と共に、この遅延回路８と減算器５とから構成されるク
ロストーク除去用の（し形フィルタ９を周波数変換回路
２の前段に配して、このくし形フィルタ９に低域クロマ
信号Ｃ４をＡＣＣ回路１を通じて加えるようにしている
。上記信号Ｃ１はジッタを含んでいるので、若し遅延回
路８の遅延時間が一定であれば、この遅延回路８を通っ
て減算器５に加えられる信号Ｃ，と、直接に減算器５に
加えられる信号ＣＩとが、ジッタによりタイミングが合
わなくなり、このためクロストークを除去することがで
きな（なる。

そこで本実施例においては、所定周波数ｎｆ□（ｆＨ：
水平走査周波数）のパイロット信号Ｐを作って信号Ｃ１
に挿入すると共に、上記信号Ｐに基いてジッタ量を検出
し、このジッタ量に応じて遅延回路８の遅延時間を制御
するようにしている。

第１図において、磁気テープからクロマ信号Ｃ。

と共に再生されたＹ信号を同期分離回路１０に加えて水
平同期信号を分離する。パイロット信号発生回路１１は
上記水平同期信号に基いてＰＬＬ回路を動作させること
により、上記ｎｆＨのパイロット信号Ｐを発生する。

一方、上記水平同期信号に基いて水平ブランキング信号
発生回路１２は水平ブランキング期間におけるゲート信
号を作って、スイッチ１３．１４及び位相比較回路１５
に加える。

上記スイッチ１３は水平ブランキング期間にＯＮに成さ
れることにより、上記信号Ｐを加算器１６に加える。こ
れによって（し形フィルタ９に加えられる信号Ｃ８には
その水平ブランキング期間毎に信号Ｐが挿入される。こ
の信号Ｐが挿入された信号Ｃ，とこの信号Ｃ，が遅延回
路８を通過した信号とは位相比較回路１５に加えられて
、水平ブランキング期間毎に信号Ｐが位相比較される。

従ってこの比較出力信号は信号Ｃ１のジッタ量を示して
おり、この信号はローパスフィルタ１６を通じてＶＣＯ
＜電圧制御発振器）１７を制御する。

このＶＣＯ１７の出力は遅延回路８にクロックパルスと
して供給されている。従って、クロック周波数が制御さ
れることにより、遅延回路８の遅延時間がジッタ量に応
じて制御され、これによりこのくし形フィルタ９は信号
Ｃ１のクロストーク成分を除去することができる。クロ
ストーク成分の除去された信号は水平ブランキング期間
にＯＦＦとなるスイッチ１４を通じて上記バイロフト信
号Ｐが除去された後、周波数変換回路２に加えられるこ
とにより周波数ｆｓｃの信号Ｃ１に変換される。

第１図の実施例においては、くし形フィルタ９によりク
ロストーク除去を行った後にｆｓｃに周波数変換してい
るが、ＣＣＤ等から成るＩ　Ｈ遅延回路８のクロック中
心周波数を（ｆｓｃ”　ｆＬ）に選ぶことにより、クロ
ストーク除去と周波数変換とを同時に行うことが可能と
なる。その場合は周波数変換器２を省略することができ
ると共に、ＡＰＣ回路７の構成を従来より簡略化するこ
とができる。

〔発明の効果〕

くし形フィルタがＡＰＣループの中に設けられていない
ので、ＡＰＣ動作が遅れることがない。

また低域クロマ信号をくし形フィルタに加えているので
、ＣＣＤ等から成るＩＨ遅延回路のクロック周波数を低
くすることができ、従って、不要輻射及び消費電力を軽
減することができる。特にクロック周波数を（ｆｓｃ十
ｋ　）に選べば周波数変換とクロストーク除去とを同時
に行うことができるので、周波数変換回路を省略するこ
とができると共に、ＡＰＣ回路の構成を簡単にすること
ができる。ＣＯＤを用いることができるので、従来のガ
ラス遅延線に比べて特性を改善することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来例を示すブロック図である。 なお図面に用いた符号において、 ８・・・・−−−−−−・−・・−ＩＨ遅延回路９−・
−−−一−−−・−一−−−−−・（し形フィルタ１５
−・−・−−−−−・−−一一一・−位相比較回路１７
・・・−・−・・・−・−・−ＶＣＯである。

Claims (1)

1. 【特許請求の範囲】 低域変換されたクロマ信号よりクロストーク成分を除去
   するための、電荷転送素子から成る遅延回路を用いたく
   し形フィルタ、 上記クロマ信号の時間軸変動を検出する手段、上記検出
   された時間軸変動に応じて上記遅延回路に供給するクロ
   ックパルスの周波数を制御する手段、 を夫々具備して成るクロマ信号処理回路。