JPS6334380Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はCCD等の半導体遅延装置を用いた映
像信号の処理装置に関するものである。

従来より、映像信号から輝度信号と搬送色信号
とを分離し、Ｙ信号（輝度信号）をFM変調する
と共に、クロマ信号（搬送色信号、以下Ｃ信号と
云う）を隣接するトラツク間で互いに周波数イン
ターリーブ関係となるように周波数変換して記録
し、再生時にＹ信号を復調すると共に、Ｃ信号を
周波数逆変換し、これらのＹ及びＣ信号を加え合
わせることによつて、元の映像信号を得るように
したヘリカルスキヤン型VTRが用いられている。
このようなVTRにおいては、記録時のYC分離と
再生時のＣ信号のクロストーク除去とドロツプア
ウト補償等のために1H遅延回路を使用したくし
形フイルタが用いられている。このようなくし形
フイルタに用いられる1H遅延回路としてガラス
遅延線が多く用いられている。しかしながらガラ
ス遅延線は高価で大型であり、性能の点でもスプ
リアスが多い等の問題がある。また高域でのみ使
用可能であるためにＹ信号とＣ信号とで別々の伝
送路を設ける必要がある。そこでCCD（電荷転送
装置）等のような帯域巾の広い半導体遅延装置を
用いることが提案され、一部で実現されている。
くし形フイルタの1H遅延回路にCCDを用いた場
合は入力信号としてＹ＋Ｃの合成信号を加えるこ
とができるので、Ｙ，Ｃの伝送路を共用できて都
合が良い。

一方、斯種VTRでは、通常の再生時とテープ
スピードを異らせて再生を行う変速再生を行える
ようにしている。このような変速再生ではヘツド
が複数のトラツクにまたがつて走査するため、ヘ
ツドがトラツクを移るとき、再生水平同期信号が
1Hで連続せず0.5Hずれることがあり、このずれ
によつて画面にスキユー歪みが発生する。このた
め上記ずれを検出して出力信号を0.5H遅延回路
に通じることによつて再生水平同期信号の間隔を
常に1Hとなるようにしてスキユー補正を行うよ
うにしている。

従つて斯種VTRには少くともくし形フイルタ
を構成する1H遅延回路と変速再生時に用いられ
る0.5H遅延回路とが用いられている。これらの
二つの遅延回路をCCD等で構成すると、各々の
ドライブ回路の消費電力が増大する。

本考案は上記の問題を解決するためのもので以
下本考案の実施例を図面と共に説明する。

図面はVTRの記録回路と再生回路とを含むも
ので、点線で囲まれる部分はICの同一チツプ上
に形成される。また1H遅延回路５にはCCDが用
いられている。この遅延回路５は、記録時におけ
るYC分離用のくし形フイルタと再生時における
Ｃ信号のクロストーク除去用のくし形フイルタと
再生時におけるドロツプアウト補償回路とに兼用
される。記録時にはスイツチS₁，S₂，S₃がREC
接点に閉ざされて記録回路が形成され、再生時に
はスイツチS₁，S₂，S₃がPB接点に閉ざされて再
生回路が形成される。再生時にノーマル再生を行
う場合はスイツチS₄がオン、スイツチS₅がオフ、
スイツチS₆がａ接点に閉ざされる。またノーマル
再生と異るテープスピードによる変速再生を行う
場合は、スイツチS₄がオフ、スイツチS₅がオン、
スイツチS₆がｂ接点に閉ざされる。スイツチS₆は
端子１１に加えられる変速モード信号JOGによ
り切換えられる。スイツチS₇は再生時にドロツプ
アウトが検出されなかつたとき及び記録時にａ接
点に閉ざされ、再生時にドロツプアウトが検出さ
れたときｂ接点に切換えられる。このスイツチS₇
は端子１２に加えられるドロツプアウト検出信号
DOにより切換えられる。スイツチS₈は、記録及
び再生時に入力Ｙ信号の垂直相関の有無を検出す
る検波回路１３の検波出力で切換えられる。上記
検波出力はまた再生時に伝達制御回路１４の伝達
関数ｋを略０又は略１に制御する。再生時には遅
延回路５の遅延出力から帯域フイルタ１５により
Ｃ信号を抜き出して上記伝達制御回路１４を介し
て帰還させる。この帯域フイルタ１５によるＣ信
号の遅れを、遅延回路５の中間タツプ５ａから遅
延出力を取り出すことで補償するようにしてい
る。この中間タツプは遅延回路５を構成する
CCDの最終段出力、即ち1H遅延出力より例えば
τ＝300〜400n sec前の出力が得られる地点に設
けられる。

記録時には入力端子６に（Ｙ＋Ｃ）の記録信号
が加えられると共に、出力端子８にREC−Ｃ信
号が出力され、出力端子９にREC−Ｙ信号が出
力される。再生時には入力端子７にPB−Ｙ信号
が加えられると共に入力端子１０にＣ信号が加え
られ、出力端子９にPB−（Ｙ＋Ｃ）信号が得られ
る。

次に上記構成による動作を説明する。

記録時においては、スイツチS₁〜S₃はREC側
に閉ざされ、スイツチS₇，S₆はａ側に閉ざされス
イツチS₄が閉ざされる。また入力端子６には複合
映像信号（Ｙ＋Ｃ）が供給される。このとき遅延
回路５と加算器１６とによりＹ信号分離用くし形
フイルタが構成され、遅延回路５と加算器１７と
によりＣ信号分離用くし形フイルタが構成され
る。入力映像信号（Ｙ＋Ｃ）のＣ信号は周波数イ
ンターリーブの関係でサブキヤリヤが1H毎に位
相反転されているので、加算器１６において、信
号（Ｙ＋Ｃ）と1H前の信号（Ｙ＋Ｃ）_Dとが加算
されることによつて、Ｃ信号が打消される。この
結果、この加算器１６より、Ｙ信号とその1H前
のY_D信号とが加算された（Ｙ＋Y_D）信号が得ら
れる。この（Ｙ＋Y_D）信号はスイツチS₆から遅
延回路２４で所定時間遅延され、低域フイルタ２
５を介して、加算器２３に加えられる。また加算
器１７においては、Ｙ信号が打消される結果、Ｃ
信号とその1H前のC_D信号とが減算された（C_D−
Ｃ）信号が得られる。この信号は低域フイルタ２
６に加えられると共に、スイツチS₈、帯域フイル
タ２７を介して出力端子８にREC−Ｃ信号とし
て加えられる。信号（Ｙ＋Ｃ）と1H前の信号
（Ｙ＋Ｃ）_Dの間に垂直相関が無い場合は、加算器
１７においてはＹ信号が完全に打消されず、その
出力（C_D−Ｃ）に（Y_D−Ｙ）成分が残留する。
この（Y_D−Ｙ）成分が低域フイルタ２６を通過
したとき、そのレベルが所定レベル以上であれば
上記（Y_D−Ｙ）成分はスライス回路２８を通過
しインバータ２９で反転されて加算器２３に加え
られる。また（Y_D−Ｙ）成分が所定レベルより
小さい場合、あるいは垂直相関がある場合はスラ
イス回路２８を通過しない。加算器２３では、低
域フイルタ２５の出力（Ｙ＋Y_D）とスライス回
路２８の出力とが加算される。この結果、加算器
２３は2Y又は2Y_D又はＹ＋Y_Dの出力REC−Ｙを
出力端子９に加える。尚、遅延回路２４は、（Y_D
−Ｙ）成分が低域フイルタ２６を通過する際の遅
れを補償するためのものである。また垂直相関が
無いときはスイツチS₈がｂ側に切換えられて加算
器２２の出力が取り出される。

出力端子９に得られるREC−Ｙ信号は、この
後プリエンフアシス回路を経て、FM変調され
る。また出力端子８に得られるREC−Ｃ信号は、
例えば3.58MHzから輝度信号の下側帯域の688K
Hzに周波数変換された後、上記FM変調された輝
度信号と加え合わされて、磁気ヘツドに供給され
テープに記録される。

次に再生時においては、第１図のスイツチS₁〜
S₃はPB側に閉ざされ、またスイツチS₇はドロツ
プアウトのないときは、接点ａ側に閉ざされてい
る。テープから再生された信号のうち、FMされ
たＹ信号は復調されPB−Ｙ信号となつて入力端
子７に加えられる。また周波数変換されたＣ信号
は元の3.58MHzに逆変換されてPB−Ｃ信号とな
つて入力端子１０に加えられる。上記Ｙ信号とＣ
信号とは加算器１８，１９で加算される。先ずＹ
信号について見ると、加算器１６からは（Ｙ＋
Y_D）信号が得られ、この信号は遅延回路２４を
通つて加算器２３に加えられる。また加算器１７
からは（Y_D−Ｙ）信号が得られ、この信号は低
域フイルタ２６に加えられる。Ｙ信号とY_D信号
とに垂直相関が無い場合で、（Y_D−Ｙ）信号が所
定レベル以上の場合は、上記（Y_D−Ｙ）信号は
スライス回路２８を通過して加算器２３に加えら
れる。また垂直相関がある場合、あるいは（Y_D
−Ｙ）信号が小レベルの場合はスライス回路２８
を通過しない。従つてこの加算器２３より2Y又
はＹ＋Y_Dの出力が得られ、出力端子９に加えら
れる。次にＣ信号について見ると、加算器１６と
遅延回路５とにより、クロストーク除去用の帰還
形くし形フイルタが構成される。テープのトラツ
クの１本おきに得られるＣ信号は1H毎に位相反
転されているので、隣接トラツクからのクロスト
ーク成分が加算器１６で打消し合うことになり、
この加算器１６よりクロストーク成分の除去され
た（C_D−Ｃ）信号が得られる。この信号はスイ
ツチS₆、遅延回路２４、低域フイルタ２５及び加
算器２３を通じて出力端子９に加えられる。この
結果、出力端子９にPB−（Ｙ＋Ｃ）信号が得られ
る。

一方遅延回路５の中間タツプ５Ａから得られる
遅延信号のうち帯域フイルタ１５を通過したC′_D
信号が加算器２０で元の信号Ｃと加算されて（Ｃ
＋C′_D）となり、伝達制御回路１４に加えられる。
垂直相関があるときは前記検波回路１３の出力に
よりｋ≒１となつて（Ｃ＋C′_D）信号は加算器２
１に加算され、これによつて帰還形くし形フイル
タが形成され、SNの大巾に改善された出力が得
られる。また垂直相関の無いときはｋ≒０となつ
て帰還がかからなくなり、通常のくし形フイルタ
が形成される。再生信号にドロツプアウトが生じ
て入力端子７，１０の信号がなくなつたときは、
入力端子１２にドロツプアウト検出回路（図示せ
ず）から検出信号DOが加えられる。これによつ
てスイツチS₇がａ接点からｂ接点に切換えられ
る。従つて遅延回路５に記憶されていた略1H前
の（Y′_D＋C′_D）信号が低域フイルタ３０を通じて
加算器１６に加えられると共に遅延回路５に加え
られる。

変速再生を行う場合は、スイツチS₄を開きS₅を
閉じる。前述したように変速再生ではヘツドが複
数のトラツク間を移るとき、再生水平同期信号が
0.5Hずれることがある。このずれを検出した信
号JOGが端子１１に加えられるとスイツチS₆が
ｂ接点に切換えられる。これによつて加算器１６
の出力がCCDで構成される0.5H遅延回路３１で
0.5H遅延される。これにより再生水平同期信号
の間隔が常に1Hの出力信号を得ることができる。
またこのときは1H遅延回路５は用いられず、従
つてくし形フイルタは形成されることなく、入力
Ｙ信号はスイツチS₅から加算器１６に直接加えら
れて加算器１９からのＣ信号と加算される。

上記実施例によれば、再生時に帰還形くし形フ
イルタを構成する場合、帰還される信号を遅延回
路５の中間タツプから得るようにしているので、
帯域フイルタ１５によるC′_D信号の遅れを補償す
ることができる。また1H遅延回路５と0.5遅延回
路３１とをCCDで構成しこれらをICの同一チツ
プ上に形成しているので、CCDのドライブ回路
を共用できて消費電力を節約することができる。
即ち、ICの消費電力の大半はドライブ回路で使
われるため、両遅延回路５，３１を別々のチツプ
上に形成する場合はドライブ回路も別になつて消
費電力の増大が避けられないが、本実施例では消
費電力を大巾に節約することができる。

本考案は、半導体遅延装置を用いて構成された
くし形フイルタ５，１６と、入力映像信号又は上
記半導体遅延装置５から出力される帰還映像信号
を上記入力映像信号のドロツプアウトの有無に応
じて選択する第１のスイツチS₇と、ノーマルモー
ド時には上記第１のスイツチの出力信号を上記く
し形フイルタに供給し、特殊モード時には上記第
１のスイツチの出力信号を上記くし形フイルタと
共通の出力端１６に直接に伝送する第２のスイツ
チS₄，S₅と、上記第２のスイツチの出力信号が供
給され半導体遅延装置で構成されたスキユー補正
用遅延回路３１と、上記第２のスイツチの出力信
号又は上記スキユー補正用遅延回路の出力信号を
スキユー制御信号JOGに基いて選択する第３の
スイツチS₆と、を具備し、上記くし形フイルタ、
上記第１のスイツチ、上記第２のスイツチ、上記
スキユー補正用遅延回路及び上記第３のスイツチ
を、集積回路の同一基板上に形成したことを特徴
とする映像信号の処理装置に係るものである。

従つて本考案によれば、ノーマルモードと変速
再生等の特殊モードとで切換え使用することので
きる映像信号処理ICを提供することができる。
この映像信号処理ICは、消費電力も少く、また
複雑なスイツチも同時にIC化したので、ビデオ
テープレコーダ回路の構成が簡単になり、製造が
容易となる。

【図面の簡単な説明】

図面は本考案の実施例を示す回路系統図であ
る。 なお図面に用いた符号において、５……1H遅
延回路、３１……0.5H遅延回路、である。

Claims (1)

1. 【実用新案登録請求の範囲】 半導体遅延装置を用いて構成されたくし形フイ
   ルタと、 入力映像信号又は上記半導体遅延装置から出力
   される帰還映像信号を上記入力映像信号のドロツ
   プアウトの有無に応じて選択する第１のスイツチ
   と、ノーマルモード時には上記第１のスイツチの
   出力信号を上記くし形フイルタに供給し、特殊モ
   ード時には上記第１のスイツチの出力信号を上記
   くし形フイルタと共通の出力端に直接に伝送する
   第２のスイツチと、 上記第２のスイツチの出力信号が供給され半導
   体遅延装置で構成されたスキユー補正用遅延回路
   と、 上記第２のスイツチの出力信号又は上記スキユ
   ー補正用遅延回路の出力信号をスキユー制御信号
   に基いて選択する第３のスイツチと を具備し、上記くし形フイルタ、上記第１のスイ
   ツチ、上記第２のスイツチ、上記スキユー補正用
   遅延回路及び上記第３のスイツチを、集積回路の
   同一基板上に形成したことを特徴とする映像信号
   の処理装置。