JPH0345594B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は低域変換形ビデオテープレコーダのカ
ラーキラー回路に関するものである。

低域変換形ヘリカルスキヤン式VTRにおいて
は、記録時に映像信号から輝度信号と搬送色信号
とを分離し、Ｙ信号（輝度信号）をFM変調する
と共に、クロマ信号（搬送色信号、以下Ｃ信号と
云う）を隣接するトラツク間で互いに周波数イン
ターリーブ関係となるように周波数変換して記録
する。再生時にはＹ信号を復調すると共に、Ｃ信
号を周波数逆変換して元の帯域に戻し、これらの
Ｙ信号とＣ信号とを加算することによつて、元の
映像信号を得るようにしている。本発明者は先に
特願昭56−111284号により、斯種VTRにおいて
記録時に用いられるYC分離用くし形フイルタと
再生時に用いられるクロストーク除去用くし形フ
イルタとドロツプアウト補償回路とにそれぞれ用
いられる1H遅延回路を、１個の遅延回路で兼用
するようにしたVTRを提案した。そこで先ず上
記出願の実施例について述べる。

第１図はVTRの記録回路と再生回路とを含む
もので、点線で囲まれる部分はICの同一チツプ
上に形成される。また1H遅延回路５にはCCDが
用いられている。この遅延回路５は、記録時にお
けるYC分離用のくし形フイルタと再生時におけ
るＣ信号のクロストーク除去用のくし形フイルタ
の再生時におけるドロツプアウト補償回路とに兼
用される。記録時にはスイツチS₁，S₂，S₃が
REC接点に閉ざされて記録回路が形成され、再
生時にはスイツチS₁，S₂，S₃がPB接点に閉ざさ
れて再生回路が形成される。再生時にノーマル再
生を行う場合はスイツチS₄がオン、スイツチS₅が
オフ、スイツチS₆がａ接点に閉ざされる。またノ
ーマル再生と異なるテープスピードによる変速再
生を行う場合は、スイツチS₄がオフ、スイツチS₅
がオン、スイツチS₆がｂ接点に閉ざされる。スイ
ツチS₆は端子１１に加えられる変速モード信号
JOGにより切換えられる。スイツチS₇は再生時
にドロツプアウトが検出されないとき及び記録時
にａ接点に閉ざされ、再生時にドロツプアウトが
検出されたときｂ接点に切換えられる。このスイ
ツチS₇は端子１２に加えられるドロツプアウト検
出信号DOにより切換えられる。スイツチS₈は、
記録及び再生時に入力Ｙ信号の垂直相関の有無を
検出する検波回路１３の検波出力で切換えられ
る。上記検波出力はまた再生時に伝達制御回路１
４の伝達関数ｋを略０又は略１に制御する。再生
時には遅延回路５の遅延出力から帯域フイルタ１
５によりＣ信号を抜き出して上記伝達制御回路１
４を介して帰還させる。本実施例ではこの帯域フ
イルタ１５によるＣ信号の遅れを、遅延回路５の
中間タツプ５ａから遅延出力を取り出すことで補
償するようにしている。この中間タツプは遅延回
路５を構成するCCDの最終段出力、即ち1H遅延
出力より例えばτ＝300〜400nsec前の出力が得ら
れる地点に設けられる。

記録時には入力端子６に（Ｙ＋Ｃ）の記録信号
が加えられると共に、入力端子８にREC・Ｃ信
号が出力され、出力端子９にREC・Ｙ信号が出
力される。再生時には入力端子７にPB・Ｙ信号
が加えられると共に入力端子１０にPB・Ｃ信号
が加えられ、出力端子９にPB・（Ｙ＋Ｃ）信号が
得られる。

次に上記構成による動作を説明する。

記録時においては、スイツチS₁〜S₃はRECに
閉ざされ、スイツチS₇，S₆はａ側に閉ざされる。
またスイツチS₄が閉ざされスイツチS₅が開かれ
る。そして入力端子６に複合映像信号（Ｙ＋Ｃ）
が供給される。このとき遅延回路５と加算器１６
とによりYC分離用くし形フイルタが構成され、
遅延回路５と加算器１７とによりＣ信号分離用く
し形フイルタが構成される。上記映像信号（Ｙ＋
Ｃ）のＣ信号は周波数インターリーブの関係でサ
ブキヤリアが1H毎に位相反転されているので、
加算器１６において、信号（Ｙ＋Ｃ）と1H前の
信号（Ｙ＋Ｃ）_Dとが加算されることによつてＣ信
号が打消される。この結果、この加算器１６よ
り、Ｙ信号とその1H前のY_D信号とが加算された
（Ｙ＋Y_D）信号が得られる。この（Ｙ＋Y_D）信号
はスイツチS₆から遅延回路２４で所定時間遅延さ
れ、低域フイルタ２５を通じて加算器２３に加え
られる。また加算器１７においては、Ｙ信号が打
消される結果、Ｃ信号とその1H前のC_D信号とが
減算された（Ｃ−C_D）信号が取り出される。こ
の（Ｃ−C_D）信号は低域フイルタ２６に加えら
れると共に、スイツチS₈、帯域フイルタ２７を介
して出力端子８にREC・Ｃ信号として出力され
る。信号（Ｙ＋Ｃ）と1H前の信号（Ｙ＋Ｃ）_Dの
間に垂直相関が無い場合は、加算器１７において
はＹ信号が完全に打消されず、その出力（Ｃ−
C_D）に（Ｙ−Y_D）成分が残留する。この（Ｙ−
Y_D）成分が低域フイルタ２６を通過したとき、
そのレベルが所定レベル以上であれば、上記（Ｙ
−Y_D）成分はリミツタ回路２８を通過し、イン
バータ２９で反転されて加算器２３に加えられ
る。また（Ｙ−Y_D）成分が所定レベルより小さ
い場合、あるいは垂直相関がある場合はリミツタ
回路２８を通過しない。加算器２３では、低域フ
イルタ２５の出力（Ｙ−Y_D）とリミツタ回路２
８の出力とが加算される。この結果、加算器２３
は2Y_D又はＹ＋Y_Dの出力REC・Ｙを出力端子９
に出力する。尚、遅延回路２４は、（Ｙ−Y_D）成
分が低域フイルタ２６を通過する際の遅れを補償
するためのものである。また垂直相関が無いとき
は、スイツチS₈がｂ側に切換えられて加算器２２
の出力が取り出される。出力端子９に得られる
REC・Ｙ信号は、この後プリエンフアシス回路
を経て、FM変調される。また出力端子８に得ら
れるREC・Ｃ信号は、例えば3.58MHzから輝度信
号の下側立域の688KHzに周波数変換された後、
上記FM変調された輝度信号と加算されて磁気ヘ
ツドに供給され、テープに記録される。

次に再生時においては、第１図のスイツチS₁〜
S₃はPB側に閉ざされ、またスイツチS₇はドロツ
プアウトのないときは、接点ａ側に閉ざされてい
る。テープから再生された信号のうち、FM変調
されたＹ信号は復調されてPB・Ｙ信号となり、
入力端子７に加えられる。また周波数変換された
Ｃ信号は元の3.58MHzに逆変換されてPB・Ｃ信
号となつて入力端子１０に加えられる。上記Ｙ信
号とＣ信号とは加算器１８，１９で加算される。
先ずＹ信号について見ると、加算器１６からは
（Ｙ−Y_D）信号が得られ、この信号は遅延回路２
４を通つて加算器２３に加えられる。また加算器
１７からは（Ｙ−Y_D）信号が得られ、この信号
は低域フイルタ２６に加えられる。Ｙ信号とY_D
信号とに垂直相関が無い場合で、（Ｙ−Y_D）信号
が所定レベル以上の場合は、上記（Ｙ−Y_D）信
号はリミツタ回路２８を通過して加算器２３に加
えられる。また垂直相関がある場合、あるいは
（Ｙ−Y_D）信号が小レベルの場合はリミツタ回路
２８を通過しない。従つてこの加算器２３より
2Y又はＹ＋Y_Dの出力が得られ、出力端子９に加
えられる。次にＣ信号について見ると、加算器１
６と遅延回路５とにより、クロストーク除去用の
くし形フイルタが構成される。テープのトラツク
の１本おきに得られるＣ信号は1H毎に位相反転
されているので、隣接トラツクからのクロストー
ク成分が加算器１６で打消し合うことになり、こ
の加算器１６よりクロストーク成分の除去された
（Ｃ−C_D）信号が得られる。この信号はスイツチ
S₆、遅延回路２４、低域フイルタ２５及び加算器
２３を通じて出力端子９に加えられる。この結
果、出力端子９にPB・（Ｙ＋Ｃ）信号が得られ
る。

一方、遅延回路５の中間タツプ５ａから得られ
る遅延信号のうち帯域フイルタ１５を通過した
C′_D信号が加算器２０で元の信号Ｃと加算されて
（Ｃ＋C′_D）となり、伝達制御回路１４に加えられ
る。垂直相関があるときは前記検波回路１３の出
力によりｋ≒１となつて（Ｃ＋C′_D）信号は加算
器２１に加算され、これによつて帰還形くし形フ
イルタが形成され、SNの大巾に改善された出力
が得られる。また垂直相関の無いときにはｋ≒０
となつて帰還がかからなくなり、通常のくし形フ
イルタが形成される。このように垂直相関が無く
なつたときに帰還を解除して通常のくし形フイル
タとすることにより、色輪郭のにじみやぼけを防
止するようにしている。

再生信号にドロツプアウトが生じて入力端子
７，１０の信号がなくなつたときは、入力端子１
２にドロツプアウト検出回路（図示せず）から検
出信号DOが加えられる。これによつてスイツチ
S₇がａ接点からｂ接点に切換えられる。従つて遅
延回路５に記憶されていた略1H前の（Y′_D＋C′_D）
信号が低域フイルタ３０を通じて加算器１６に加
えられると共に遅延回路５に加えられる。

変速再生を行う場合は、スイツチS₄を開きS₅を
閉じる。変速再生ではヘツドが複数のトラツクに
またがつて走査するため、ヘツドがトラツクを移
るとき、再生水平同期信号が1Hで連続せず0.5H
ずれることがある。このずれを検出した信号
JOGが端子１１に加えられるとスイツチS₆がｂ
接点に切換えられる。これによつて加算器１６の
出力がCCDで構成される0.5H遅延回路３１で
0.5H遅延される。これにより再生水平同期信号
の間隔が常に1Hの出力信号を得ることができる。
またこのときは1H遅延回路５は用いられず、従
つてくし形フイルタは形成されることなく、入力
Ｙ信号はスイツチS₅から加算器１６に直接加えら
れて加算器１９からのＣ信号と加算される。

而して、上述のように１個の1H遅延回路５を
兼用するVTRでは、カラーキラー回路を設ける
場合に次の問題が生じる。

カラーキラー回路は再生時の再生映像信号が白
黒信号かカラー信号かを判別して、再生回路を白
黒モード又はカラーモードに設定するが、この判
別は一般にACC回路の動作点に基いて行うよう
にしている。VTRにおけるAPC回路及びACC回
路にはくし形フイルタを通つた後のクロストーク
の除去されたクロマ信号を加えるようにして、ク
ロストーク成分によりAPC及びACCが誤動作し
ないようにしている。従つて斯種VTRでは、カ
ラーキラー回路の上記判別出力は、くし形フイル
タを通つた後の信号に基いて得られる。第１図に
おいて、例えばカラーキラー回路がカラーモード
から白黒モードになつたことを判別したとき、入
力端子１０に信号が加えられないようにスイツチ
ングすることにより、再生回路を白黒モードに切
換えることが考えられる。この場合は、再びカラ
ー信号が再生された場合、入力端子１０にPB・
Ｃ信号が加えられないので、カラーモードを判別
することが不可能となり、回路をカラーモードに
切換えることができない。

そこで、白黒モードが判別されたときに出力端
子９にカラー帯域のトラツプを挿入することが考
えられるが、白黒時の帯域が狭くなつて解像度が
劣化すると云う不都合が生じる。

本発明は上記の問題を解決するためのもので、
以下本発明の実施例を第２図と共に説明する。

第２図においてＡで示す回路ブロツクは、第１
図の回路構成を全て含んでいる。この回路ブロツ
クＡの端子８，９，１０，１２は、第１図の同番
号の端子とそれぞれ対応する。但し第１図のスイ
ツチS₁及び端子６，７は第２図では回路ブロツク
Ａの外部に図示されており、スイツチS₁の可動接
点は回路ブロツクＡの端子３５に接続されてい
る。従つてこの端子３５は第１図のスイツチS₇の
接点ａと実質的に等しい。

本発明は、回路ブロツクＡの入力端子１０の前
段に、白黒モード時に入力信号のバースト期間の
みを通過させる第１のゲート回路３６を設けると
共に、回路ブロツクＡの出力端子９とスイツチS₉
とPB接点を介して接続される出力端子38の前段
に、白黒モード時に出力信号のバースト期間以外
の信号を通過させる第２のゲート回路３７を設け
たものである。これらのゲート回路３６，３７は
自動カラーキラー回路３９の検出信号に基いて動
作され、カラーモード時及び記録時は全期間の信
号を通過させるように成されている。

上記構成によれば、回路が白黒モードにあると
きカラー信号が入力されるとゲート回路３６から
入力端子１０にバースト信号が入力されるので、
カラーキラー回路３９で判別することができる。
また白黒モード時はゲート回路３７はバースト期
間のみを除去するだけであるから、通過帯域は変
化せず、従つて解像度が劣化することがない。
尚、第２図の他の回路は公知の記録・再生回路を
構成するものである。

第２図において、記録時には入力端子４０に入
力された信号（Ｙ＋Ｃ）はAGCアンプ４１から
スイツチS₉のREC接点及びゲート回路３７を通
じて出力端子３８にモニター信号として出力され
る。これと共に上記信号（Ｙ＋Ｃ）は端子６、ス
イツチS₁のREC接点及び端子３５を介して回路
ブロツクＡに加えられる。回路ブロツクＡにおい
て既述の信号処理が成され、出力端子９から得ら
れる信号REC・Ｙはクランプ回路４２、プリエ
ンフアシス回路４３を経てFM変調回路４４で
FM変調された後、加算器４５に加えられる。上
記クランプ回路４２の出力の一部はAGC検出回
路５５で検出されてAGCアンプ４１を制御する。
一方、出力端子８から得られるREC・Ｃ信号は
バンドパスフイルタ４８、スイツチS₁₀のREC接
点、ACC回路４９、バーストエンフアシス回路
５０を経て周波数コンバータ回路５１に加えられ
て688KHzに低域変換される。この低域Ｃ信号は
ローパスフイルタ５２を通じて加算器４５に加え
られてFM・Ｙ信号と加算され、この加算出力信
号は記録アンプ４６を通じヘツド４７に加えられ
てテープ５３に記録される。

再生時は、テープ５３からヘツド４７で再生さ
れた信号はプリアンプ５４、リミツタ回路５６を
通じFM復調器５７に加えられてＹ信号が復調さ
れる。このＹ信号はデエンフアシス回路５８、ノ
イズ補償回路５９及びスイツチS₁のPB接点を介
して端子３５から回路ブロツクＡに加えられる。
またプリアンプ５４の出力の一部はドロツプアウ
ト検出回路６０に加えられてドロツプアウト検出
信号DOが得られる。さらにプリアンプ５４の出
力からローパスフイルタ６１を通じて低域Ｃ信号
が取り出され、この信号はスイツチS₁₀のPB接
点、ACC回路４９、バーストエンフアシス回路
５０を経て周波数コンバータ５１で元の3.58MHz
のPB・Ｃ信号に戻される。このPB・Ｃ信号はハ
ンドパスフイルタ62、ゲート回路３６を経て端子
１０から回路ブロツクＡに加えられる。回路ブロ
ツクＡで既述の処理が行われる結果出力端子９に
得られるPB・（Ｙ＋Ｃ）信号はスイツチS₉の接点
PB及びゲート回路３７を経て出力端子３８に出
力される。

出力端子９の出力信号の一部はスイツチS₁₁の
PB接点からバーストゲート回路６３に加えられ
てバースト信号が抜き取られる。このバースト信
号はACC検出回路６４に加えられると共に同期
検波回路６５に加えられる。この同期検波回路６
５は3.58MHzの基準信号Refとバーストフラツグ
Ｂ・Ｆとに基いてバースト信号を検波し、その出
力をカラーキラー検出回路６６に加える。尚、記
録時にはスイツチS₁₁は接点RECに閉ざされて、
バーストゲート回路６３はACC回路４９の出力
からバースト信号を抜き取る。このACC回路４
９はACC検出回路６４の出力で制御される。

次に再生時に入力端子４０にＹ信号のみが加え
られた場合は、同期検波回路６５でバースト信号
が検出されないので、カラーキラー検出回路６６
がカラーキラー回路３９を動作させ、このカラー
キラー信号によりゲート回路３６，３７が動作さ
れて回路が白黒モードとなる。

尚、ゲート回路３６はバースト期間のみを通過
させ、ゲート回路３７はバースト期間以外の期間
を通過させるものであるから、上記カラーキラー
信号はインバータ６８で反転されてゲート回路３
６に加えられる。この白黒モードの状態で、入力
端子４０に再び信号Ｙ＋Ｃが加えられれば、ゲー
ト回路３６がバースト信号を通過させるので、カ
ラーモードに切換えることができる。また白黒モ
ードのときACC回路４９は最大ゲインで動作す
るため、出力端子９から出力されるPB・Ｙ信号
のバースト期間（実際はバースト信号が無い）の
ノズルが増す。このノイズがモニターテレビに加
えられるとテレビ内部のACC回路が誤動作して
画質を損う。本実施例ではゲート回路３７で上記
バースト期間を信号が通過しないようにしている
ので、上記ノイズを除去することができる。

尚、第２図においては、図示を省略したが、周
波数変換のための基準発振器、電圧制御発振器等
が設けられ、さらにAFC回路、APC回路、同期
分離回路等が公知の如く設けられる。

以上述べたように本発明は、斯種低域変換形ビ
デオテープレコーダにおいて、元の周波数帯域に
戻された色信号の通路に第１のゲート回路を設け
ると共に上記色信号と輝度信号とが加算された信
号の通路に第２のゲート回路を設け、上記加算さ
れた信号のバースト信号の検出出力により上記第
１のゲート回路でバースト期間のみを通過させ、
上記第２のゲート回路でバースト期間以外の期間
を通過させるようにしたビデオテープレコーダに
係るものである。

従つて本発明によれば、例えば第１図のように
１個の1H遅延回路５でクロストーク除去及びYC
分離のためのくし形フイルタを兼用する場合に、
白黒モードからカラーモードへの切換えを問題な
く行うことができると共に、白黒モード時の解像
度の劣化をなくすことができる。

【図面の簡単な説明】

第１図は本発明に用い得るVTRのくし形フイ
ルタに関する部分の回路ブロツク図、第２図は本
発明の実施例を示す回路ブロツク図である。 なお図面に用いた符号において、Ａ……回路ブ
ロツク、３６……第１のゲート回路、３７……第
２のケート回路、３９……自動カラーキラー回
路、６３……バーストゲート回路、６５……同期
検波回路、６６……カラーキラー検出回路であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 記録時におけるYC分離用のくし形フイルタ
   が再生時におけるＣ信号のクロストーク除去用の
   くし形フイルタを兼用するように構成すると共
   に、低域変換されて記録された色信号を再生時に
   逆変換して元の周波数帯域に戻し、この元の周波
   数帯域に戻された色信号と輝度信号とを加算する
   ようにしたビデオテープレコーダにおいて、 上記加算された信号からバースト信号を検出す
   るように成し、上記元の周波数帯域の色信号の通
   路に第１のゲート回路を設けると共に上記加算さ
   れた信号の通路に第２のゲート回路を設け、上記
   バースト信号の検出出力により上記第１のゲート
   回路でバースト期間のみを通過させ、上記第２の
   ゲート回路でバースト期間以外の期間を通過させ
   るようにしたビデオテープレコーダ。