JPS6218112A - フリツプフロツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばカウンタ回路等に用いられるフリッ
プフロッグ回路に関する。

〔発明の技術的背景〕

一般に、この種のフリップフロップ回路にあっては、長
時間入力信号がない場合でもその出力値を正しく保持さ
せる必要がある。第４図および第５図はそれぞれ、この
ような機能を有するフリップフロッグ回路の構成例を示
している。

第４図および第５図において、Ｑ、〜Ｑ４は７リツプフ
ロツグの本体を構成するＭＯＳ　トランジスタ、φ１．
φ１はフリップフロップへの入力信号であシ、通常の状
態では上記フリラグフロッグの出力信号７゜、φ。のう
ち一方は高電位（正電源電圧ＶＤＤ）、他方は低電位（
基準接地電位Ｖ８．＝ＯＶ）に保たれる。今、出力信号
φ。側を高電位に設定するものとすると、まず、信号ψ
の電位ヲ「ｖＤＤ＋ｖＴ」（ｖＴはＭＯＳトランジスタ
の閾値電圧）以上に設定し、ＭＯＳトランジスタＱ１　
、Ｑ、を非飽和領域で導通させる。そして、φｌの電位
をｖＤＤレイル、７１の電位を７ｇｌｌレベルに設定す
ることによ、り　、ＭＯＳ　）ランゾスタＱ、が導通状
態、Ｑ４が非導通状態となって出力信号φ。がｖＤＤレ
ベル、￥。がｖ８．レベルとなる。その後、信号ψの電
位をｖＴ以下に設定すると、ＭＯＳトランジスタＱ、、
Ｑ、は非導通状態となシ、前述した状態が維持される。

一方、出力を反転させる場合には、上記信号ψの電位を
「ｖＤＤ＋ｖＴ」以上ニ設定し、’ｄｉ　ｔ’　ＶＤＤ
Ｖ　ヘ＃、φ１をｖａｎレベルにすればよい。

ところで、形成し九ＭＯ８トランジスタが理想的であシ
、漏れ電流等が全く流れなければ、出る。しかし、実際
のＭＯＳ　トランジスタでは、極くわずかであるが漏れ
電流が流れ、長時間に渡って次の入力信号が供給妊れな
いと、高電位側の出力電位が■ＤＤレベルからかなシ低
下してしまう。そこで、第４図および第５図に示すよう
に、フリツプフロツプの出力ノードＮ、、Ｎ、にそれぞ
れＭＯＳ　トランジスタとＭＯＳキャノ４シタとから成
る電位補回路を設けている。

第４図に示す回路では、フリツプフロツプの出力ノード
Ｎエ　、Ｎ、と電源ｖＤＤ間にそれぞれ、ＭＯＳ　トラ
ンジスタＱ＊−Ｑａ’Ｃ接続し、これらＭＯＳ　トラン
ジスタＱｉ　　、Ｑｓのゲートと上記出力ノードＮ１　
、Ｎ、間にそれぞれ、電源ｖＤＤで導通設定されるＭＯ
Ｓ　トランジスタＱｙ−Ｑｓｅ接続している。そして、
上記ＭＯ８トランジスタＱ　ｓ　　、Ｑ　ａ　（Ｄ　５
’−）側’　　”Ｎｓ　　−Ｎａ　Ｋ’ｃれぞれ、ＭＯ
ＳキャパシタＣｘ　　、Ｃｘに介して同一チップ内で生
成されるパルス信号Ｓ＋ｆｒ：供給するようになってい
る。

次に、上記のような構成の電位補償回路の動作を説明す
る。今、フリツプフロツプの出力信号φ。が高電位であ
るとすると、出力信号φ。

のｖｓＩｌレベルからｖＤＤレベルへの立ち上がシ時１
ＭＯ８トランジスタＱ、が導通ずるので、ノードＮ、か
らこのＭＯＳ　トランジスタＱｓｆｉ”介してノードＮ
４へ電荷が供給される。これによって、ノードＮ４の電
位（ＭＯＳ　トランジスタＱ、のゲート電位）は「ＶＤ
＋）−ｖＴ」に充電される。そして、出力信号φ。がｒ
ＶＤｎ−Ｖ７コレベル以上に上昇すると上記ＭＯ８）ラ
ンゾスタＱ６は非導通状態となって、ノードＮ４に充電
された電荷が保持される。

このような状態において、何らかの原因で出力信号φ。

の電位がｖＤＤレベルからΔＶ（＜ｖＴ）だけ低下した
とする。この時、ＭＯＳ　トランジスタＱ、は非導通状
態でろ）、ノードＮ４に充電された電荷がここに閉じ込
められている。そして、ノセルス信号Ｓが上昇してｖＤ
Ｄレベルに近づくと、ノードＮ４の電位もこれに伴なっ
て上昇ＣＭＯＳキャパシタＣ８の容量結合による）し、
「ｖＤＤ＋ｖＴ」以上になる。これによって、ＭＯＳト
ランジスタＱ、が導通し、ノードＮ、の電位（出力信号
φ。）が上昇してｖＤＤレベルに引き上げられる。この
際、たとえパルス信号Ｓ０１サイクルの間に出力信号φ
。をｖＤＤレベルに戻しきれなくても、ノードＮ２の電
位が短時間で「ｖＤＤ−ｖＴ」より低下することはない
ので、パルス信号Ｓの何サイクルか後には出力信号φ。

をｖＤＤレベルに補償できる。

なお、上述し念補償動作時、ノードＮ、はｖｓｇレベル
であ、９　、　ＭＯＳ　トランジスタＱ、の導通によシ
ノードＮ、もｖｓｓレベルとなる。従って、パルス信号
ＳがｖＤＤレベルとなってもＭＯＳトランジスタＱ、は
非導通状態であシ、出力信号φ。のｖｓ８レベルは維持
される。

第５図に示″ｊ電位補償回路も前記第４図の回路と基本
的には同じであるが、ＭＯＳ　トランジスタＱ、、Ｑ、
のデートを電源■ＤＤではなく、出カッ−１’Ｎ、、Ｎ
１に接続している点のみが異なる。すなわち、ＭＯＳト
ランジスタＱ、のゲートをノードＮ、に、ＭＯＳ　トラ
ンジスタＱ、のゲートをノードＮ１にそれぞれ接続して
いる。このように接続すると、ノードＮ、、Ｎ、の充電
は、入力信号φ１がＶｓｓレベルからｖＤＤレベルへ、
φＩカｖＤＤレベルカラ■８８レベルへト変化シ、結果
的に出力信号φ。がｖ８ｓレベルがらｖＤＤレベル、φ
０がｖＤＤレベルかうｖｓｌＩレベルへと反転スる過渡
期に行なわれる。そして、出方信号φ。が■ＤＤレベル
となるとノードＮ４も「ｖＤＤ−ｖＴ」程度の電位に設
定てれろ。このように出方が設定された時、ＭＯＳ　）
ランゾスタＱ、のケ゛−ト電位はｖＳｓレベルであるの
で、このＭＯＳ　トランジスタＱ、は非導通状態である
。それゆえ、出力信号φ。の′電位が低下した場合には
、前記第４図の回路と同様にして電位の低下を補償でき
る。

出力信号１゜が高電位の場合にも同様な補償を行なえる
のは言うまでもない。

〔背景技術の問題点〕

このよう釦、高電位を長時間維持するための電位補償回
路を備えたフリップフロッグ回路は、上述したような一
定の条件内であれば電位補償が行なえる。しかし、例え
ば第４図に示した回路において出力信号φ。が高電位（
ｖＤＤレベル）であるとする。この時もしもφ。が［ｖ
ＤＤ−ｖＴＪレベルよりも低下してしまうと、ＭＯＳ　
トランジスタＱ８が導通してしまい、ノードＮ４の電位
が低下して、このノードＮ４に電荷の閑じ込めができな
い。このため、パルス信号ＳがＶＤＤレベルに上昇して
もノードＮ４の電位が上昇せず、ＭＯＳ　トランジスタ
Ｑ、が導通しないため、出力信号φ。の電位を回復きせ
ることができない欠点がある。もちろん、７ｏが高電位
の場合も同様である。

一方、第５図に示した回路において、出力信号φ。が高
電位の時、何らかの原因でノードＮ４の電位が低下する
と、ＭＯＳ　トランジスタＱ、が非導通であるため、ノ
ードＮ４に電荷を供給できない。このため、ノードＮ４
の電位を回復させることができず、この結果、電位補償
回路が働かなくなる欠点がある。

このように、前述した第４図および第５図に示したフリ
ップフロッグ回路では、一定の条件内でしか電位の補償
ができなかった。また、この種の７リツプフロツグ回路
にあっては、電源投入時等の電気的な履歴のない時でも
出力の初期値を確定させる必要がある場合前記第４図お
よび第５図の回路は、完全に左右対称であるため、電気
的な履歴が全くなく、パルス信号Ｓだけ供給され、各信
号ψ、φｔ　、　Ｓｔがまだｖ８Ｂレベルの状態では、
電位補償回路のみで出力信号φ。、￥０の高低全確定さ
せることができない・このため、例えばカウンタ回路の
ように電源の投入直後でも出力を確定させる必要がある
回路に用いる際には、初期の出力電位全確定させるため
の回路を付加する必要があシ、回路が複雑化する欠点が
ある。

〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、出力電位をその低下量に制約
されることなく補償でき、且つ回路を複雑化することな
く出力の初期値を確定できるすぐれたフリップフロッグ
回路を提供することである。

〔発明の概要〕

すなわち、この発明においては、上記の目的を達成する
ために、前記第５図の回路におけるＭＯＳ　）ラン・ゾ
スタＱ？　　、Ｑ、にそれぞれＭＯＳ　）ランジスクを
並列接続し、これらのＭＯＳ　トランジスタのゲートを
出力ノードＮ、、Ｎ、にそれぞれ接続することによシ出
力電位の低下量による補償の制約をなくするとともに、
ＭｏｓキャパシタＣ，、Ｃ，のいずれか一方をｆイグレ
ッシ目ン形のＭＯＳキヤ・４シタ、他方全エンハンスメ
ント形のＭＯＳキヤ・母シタによって形成することによ
シ、出力初期値の確定を可能にしている〇〔発明の実施
例〕 以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第５図と同一構成部には同
じ符号を付してその詳細な説明は省略する。すなわち、
ＭＯＳ　トランジスタＱ、ＫＭＯ８トランジスタＱ、を
並列接続し、このＭＯＳ　トランジスタＱ、のゲート　
ｉ出力ノードＮ１に接続するとともに、ＭＯＳ　トラン
ジスタＱ、にＭＯＳトランジスタＱＩＯを並列接続し、
このＭＯＳ　トランジスタＱ１゜のゲートを出力ノード
Ｎ、に接続している。また、出力ノードＮ１側のＭＯＳ
キャノ４シタＣ８にはエンハンスメント形、出力ノード
Ｎ＊１ｌｌｌのＭＯＳキャパシタＣ４にはディプレッシ
ョン形のものを設けている。

上記のような構成において出力電位の初期値設定動作を
説明する。電源投入の直後は、ノー）’Ｎ、、Ｎ４ｊ？
よびＮ１．Ｎ、は各々ｖ８．レベルである。またトラン
ジスタＱｒ　　＋Ｑｓ　　＋Ｑ＠＋Ｑ１゜はいずれも非
導通である。キャパシタＣ３はエンハンスメント形キャ
パシタでありその閾値電圧Ｖ、’ｉ０．５〜１．０Ｖに
設定しているのに対シ、キャノクシタＣ４はディプレッ
ション形であり、その閾値電圧■７がＯｖ以下であるの
で、ノードＮ４の電位がｖ８ｓレベルでも導通している
。

従って、電源投入直後から働き始めるＩ？ルス信号Ｓが
正側（ｖＤＤレベル）へ振られると、ノードＮ４の電位
がノードＮ、の電位よシ先に上昇し始める。そして、ノ
ードＮ４の電位がＭＯＳ　トランジスタＱ６の閾値を圧
Ｖ、よシ高くなると、このＭＯＳ　トランジスタＱ、が
導通ずる。その後、ノードＮ、の電位がＭＯＳ　トラン
ジスタＱ、の閾値電圧■Ｔ５よシ高くなると、このＭＯ
Ｓ　トランジスタＱ、も導通ずる。これによって、出力
ノードＮ、、Ｎ、の電位が共に上昇し始めるが、ノード
Ｎ、の電位上昇の方が早いため、ＭＯＳトランジスタＱ
、が先に導通し、ノードＮ１の電位はｖｓ８レベルに設
定され、ノードＮ、の電位はｖＤＤレベルに向かって上
昇する。たとえＳが１回ｖ８ＢレベルからｖＤＤレベル
へ上昇する間にＮ、の電位がＶ。Ｄレベルに達しない場
合でも、以下の過程を経て最終的にＮ２の電位をｖＤＤ
レベルにすることができる。

すなわち、Ｓが”ＤＤレベルから低下し始めるとＮ４の
電位も低下し始めるがＮ４の電位が１’−Ｎ、の電位−
ｖＴ」になるとＱｌ。が導通してＮ２からＮ４へ１荷が
供給されるのでＮ４の電位はそれ以上低下することはな
い。またＮ２からＮ４へ供給される電荷はごく僅かであ
るため、Ｎ２の電位の低下はほとんど無視できる。この
ようにＳが”ＤＤ→”ｓｓと変化する間でもＮ、の電位
は低下することはない。またＳが上昇に転じるとＱ、を
通じて供給される電荷のおかげでＮ、の電位は再び上昇
に転じる。このときはＮ２の電位がｖ８ｓであシＱ４は
完全に非導通であるからＱ４を通じての電荷の放電もな
い。以上の様な過程をくり返して、Ｓの何サイクルか後
Ｋ　ｕ　Ｎ　！　Ｉｄ、　ＶＤ　ｏレベルに、Ｎ□はｖ
８ｓレベルになる。

このように、電源の投入時に電位補償回路を利用して出
力の初期設定ができる。従って、カウンタ回路等に用い
る際に、初期設定用の付加回路を設ける必要がなく、回
路の複雑化全抑制できる。なお、前記第１図の回路では
、出力信号φ。をｖＤＤレベル、１゜をｖｓｓレベルに
初期設定する場合について説明したが、出力信号７゜ヲ
ｖＤＤレベル、φ。をｖｓＩｌし４ルに初期設定する場
合には、ＭＯＳキャパシタＣ３をディグレッジ肩ン形、
ｃ４ｔエンノ・ンスメント形でそれぞれ形成すれば良い
。

次に、出力信号の高電位側の長時間保持動作について説
明する。ここでは、出力信号φ。全ノｖＤＤレベル、ア
。ヲｖ８ｓレベルに保持するものとする。何らかの原因
にＪＤ出力信号φ。の電位が「ｖＤＤ−ｖＴ」以下に低
下したとしても、ＭＯＳトランジスタＱ、。は非導通状
態であシ、この時ＭＯ８トランジスタＱ、も非導通状態
なので、ノードＮ４の電位の低下が阻止される。従って
、パルス信号Ｓが高電位となった時、Ｎ４の電位も「ｖ
ＤＤ十ｖＴ」以上となシ、ＭＯＳ　トランジスタＱ６が
導通し、出力信号φ。ヲｖＤＤレベルに回復させること
ができる。ま念Ｎ、の充電はφ。が高電位のときトラン
ジスタＱ１゜を通じておこなわれそのときの電位は「ｖ
ＤＤ−ｖＴ」である。

ところで、前記第１図に示した回路では、出力ノードＮ
４側のＭＯＳキャパシタＣ１がディブレラシラン形、出
力ノードＮ、側のＭＯＳキャパシタＣ８がエンハンスメ
ント形であり、左右非対称である。しかし、通常動作時
には出力信号φ０　＋　ｄ□の電位はＭＯＳ　トランジ
スタＱ１　、Ｑ。

のドレイン側から供給される入力信号φｉ、＃Ｈによっ
て強制的に決定される。それゆえ、ＭＯＳキヤ・９シタ
Ｃ，、Ｃ，の非対称性が通常動作に悪影響を与えること
はない。

第２図は、電圧履歴のない時に出力の初期化を行なった
場合の各ノードにおける電位の時間的変化を、第３図は
高電位側の出力電位が「ＶＤＤ−ｖＴ」以下に低下した
場合の各ノードにおける電位の時間的変化全それぞれ示
しておシ、前記第４図に示したフリップフロップ回路と
、前記第１図に示したフリツプフロツプ回路とを比較し
て示している。第２図および第３図においては、電源電
圧ｖＤＤ　＝　５．０　Ｖに設定しており、Ｅ、は前記
パルス信号Ｓの′電位、Ｖφ。は前記第１図の回路にお
ける出力信号φ。の電位、Ｖφ。′は前記グ第４図の回
路における出力信号φ。の電位である。第２図に示すよ
うに、前記第４図の回路では電源の投入時には初期設定
が困難であるのに対し、前記第１図の回路では１．０μ
冠程度で初期設定が行なわれている。

また、第３図に示すように、前記第４図の回路では出力
電位が３．５ｖ程度まで低下すると回復が困難であるの
に対し、前記第１図の回路では０．１μ冠程度で回復し
ている。

上述し念ように、フリップフロップ回路の出力を補償す
る２つの電位補償回路全構成するＭＯＳキャノ２シタの
一方全エンハンスメント形、他方をディグレッジ１ン形
にして電荷供給能力に差を生じさせ友ので、回路に履歴
のない時に出力の初期値を確定することができる。また
、高を位側の出力電位が低下しても導通することなく、
しかもノードＮｓ　　、Ｎａｋ迅速に充電できるＭＯＳ
　トランジスタＱ、、Ｑ、。全設けることによシ、出力
電位の低下量に関係なく、しかも早く電位を回復させる
ことができる。

〔発明の効果〕

以上説明したようにこの発明によれば、出力電位をその
低下量に制約されることなく補償でき、且つ回路を複雑
化することなく出力の初期値全確定できるすぐれたクリ
ップフロッグ回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるクリップフロッグ
回路を示す図、第２図および第３図はそれぞれ従来およ
びこの発明によるフリップフロップ回路の出力電位の変
化を比較して示す図、第４図および第５図はそれぞれ従
来のフリップフロッグ回路を示す図である。 ７１、φビ・・入力信号、Ｎ１　、Ｎ、・・・出力ノー
ド、ｖＤＤ・・・電源（動作電源）、Ｑ、、Ｑ、・・・
第１、第２　ＭＯＳ　トランジスタ、Ｑ、、Ｑ□。・・
・第３、第４　ＭＯＳ　トランジスタ、Ｑ、、Ｑ、・・
・第５、第６　ＭＯＳ　トランジスタ、Ｃ，、Ｃ，、Ｃ
８・・・エンハンスメント型ＭＯＳキャパシタ、Ｃ４・
・・ディプレッシッン型ＭＯＳキャノ４シタ。 出願人代理人　　弁理士　鈴　江　武　彦ＳＳ 第４図 ７も　　　　　　親

Claims (1)

【特許請求の範囲】
1. 逆相の入力信号が供給されこれらの入力信号に基づいて
   第１、第２の出力ノードの電位を設定するフリップフロ
   ップ回路において、上記第１、第２の出力ノードと動作
   電源間にそれぞれ接続される第１、第２のＭＯＳトラン
   ジスタと、これら第１、第２ＭＯＳトランジスタのゲー
   トと上記第１、第２の出力ノード間に接続され、ゲート
   が上記第１、第２の出力ノードに各々接続される第３、
   第４ＭＯＳトランジスタと、上記第１ＭＯＳトランジス
   タのゲートと第１の出力ノード間に接続されゲートが上
   記第２の出力ノードに接続される第５のＭＯＳトランジ
   スタと、上記第２ＭＯＳトランジスタのゲートと第２の
   出力ノード間に接続されゲートが第１の出力ノードに接
   続される第６のＭＯＳトランジスタと、上記第１ＭＯＳ
   トランジスタのゲートにゲート側の電極が接続され他方
   の電極にパルス信号が供給されるエンハンスメント形の
   ＭＯＳキャパシタと、上記第２ＭＯＳトランジスタのゲ
   ートにゲート側の電極が接続され他方の電極に上記パル
   ス信号が供給されるディプレッション形のＭＯＳキャパ
   シタとから成る電位補償回路を設けたことを特徴とする
   フリップフロップ回路。