JPS6217858A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6217858A JPS6217858A JP15656285A JP15656285A JPS6217858A JP S6217858 A JPS6217858 A JP S6217858A JP 15656285 A JP15656285 A JP 15656285A JP 15656285 A JP15656285 A JP 15656285A JP S6217858 A JPS6217858 A JP S6217858A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- signal
- distance
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路内部におけるデータ転送時間を
短縮する内部データバス回路に関するものである。
短縮する内部データバス回路に関するものである。
第４図は従来の内部データバスの一般的な回路を示した
ものであり、同図において、１は内部データバス、２は
内部データバス１に電荷を蓄積する電荷蓄積用トランジ
スタ、３は転送するデータを出力する転送データ出力回
路、４は転送データ出力回路３が１１」を出力した時に
内部データバス１の電荷を引き抜く電荷引き抜き用トラ
ンジスタ、５は転送するデータを内部データバス１に伝
えるデータ書き込み用トランジスタ、６．７は内部デー
タバス１を介して転送されたデータを受は取る記憶素子
、８，９は内部データバス１上のデータを記憶素子６．
７に伝えるためのデータ読み込み用トランジスタ、１０
は信号ａ ｗ ｄを作り出す転送制御回路である。
ものであり、同図において、１は内部データバス、２は
内部データバス１に電荷を蓄積する電荷蓄積用トランジ
スタ、３は転送するデータを出力する転送データ出力回
路、４は転送データ出力回路３が１１」を出力した時に
内部データバス１の電荷を引き抜く電荷引き抜き用トラ
ンジスタ、５は転送するデータを内部データバス１に伝
えるデータ書き込み用トランジスタ、６．７は内部デー
タバス１を介して転送されたデータを受は取る記憶素子
、８，９は内部データバス１上のデータを記憶素子６．
７に伝えるためのデータ読み込み用トランジスタ、１０
は信号ａ ｗ ｄを作り出す転送制御回路である。
次にこのように構成された回路の動作について第４図、
第５図を用いて説明する。第４図の回路は第５図のよう
なタイミングにより内部データバス１を介する情報転送
が行われる。たとえば、記憶素子６に「１」を記憶させ
た後に記憶素子７にｒＯＪを記憶させる場合について説
明する。
第５図を用いて説明する。第４図の回路は第５図のよう
なタイミングにより内部データバス１を介する情報転送
が行われる。たとえば、記憶素子６に「１」を記憶させ
た後に記憶素子７にｒＯＪを記憶させる場合について説
明する。
第５図（ａｌに示す信号ｄが「１」の期間は内部デ−タ
ハス１に電荷が蓄積され、内部データバス１上の信号は
「１」の状態となり、信号ｄが「０」の期間は第５図（
Ｃ）に示す転送データ出力回路３の出力信号ｅが「０」
であれば、第５図（ｂ）に示す信号Ｃが「１」になって
も、内部データバス１は、蓄積された電荷により第５図
ｆｄ）の波形１１に示すように「１」を保持し、信号ｅ
が「１−１であれば、信号Ｃが「１」になった時、内部
データノース１に蓄積された電荷は引き抜かれ、第５図
ｆｄｌの波形１２に示すように、その信号は「０」とな
る。
ハス１に電荷が蓄積され、内部データバス１上の信号は
「１」の状態となり、信号ｄが「０」の期間は第５図（
Ｃ）に示す転送データ出力回路３の出力信号ｅが「０」
であれば、第５図（ｂ）に示す信号Ｃが「１」になって
も、内部データバス１は、蓄積された電荷により第５図
ｆｄ）の波形１１に示すように「１」を保持し、信号ｅ
が「１−１であれば、信号Ｃが「１」になった時、内部
データノース１に蓄積された電荷は引き抜かれ、第５図
ｆｄｌの波形１２に示すように、その信号は「０」とな
る。
転送データ出力回路３から内部データバス１へ伝えられ
た「１」のデータを記憶素子６に読み込ませる場合には
、第５図（ｂ）に示す信号Ｃに同期させ、データが「１
」の期間に第５図（ｅ）に示ず信号ａを１１」にしてや
れば、第５図（ｆｌに示すように、記憶素子６に「１」
が読み込まれる。また記憶素子７にｒＯＪのデータを読
み込ませる場合には、信号Ｃに同期させ、データが「０
」の期間に第５図＋ｇ）に示す信号すを凹」にしてやれ
ば、第５図（ｈｌに示すように、記憶素子７に「０」の
データが読み込まれる。
た「１」のデータを記憶素子６に読み込ませる場合には
、第５図（ｂ）に示す信号Ｃに同期させ、データが「１
」の期間に第５図（ｅ）に示ず信号ａを１１」にしてや
れば、第５図（ｆｌに示すように、記憶素子６に「１」
が読み込まれる。また記憶素子７にｒＯＪのデータを読
み込ませる場合には、信号Ｃに同期させ、データが「０
」の期間に第５図＋ｇ）に示す信号すを凹」にしてやれ
ば、第５図（ｈｌに示すように、記憶素子７に「０」の
データが読み込まれる。
従来の半導体集積回路の内部データバスの回路は以」―
のように構成されているので、データ転送制御信号く信
号ａ −ｃｌ ）の周期は、データ転送距離の長い場合
の最小周期がデータ転送速度の最小周期になり、データ
転送は距離に関係なく、長距離転送を行うことのできる
時間が最低必要な時間であるという問題があった。
のように構成されているので、データ転送制御信号く信
号ａ −ｃｌ ）の周期は、データ転送距離の長い場合
の最小周期がデータ転送速度の最小周期になり、データ
転送は距離に関係なく、長距離転送を行うことのできる
時間が最低必要な時間であるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、データ転送距離の短い場合と長
い場合とで転送時間を使い分けることによって、短い場
合には従来よりも速い時間で転送し、データ転送に必要
とする時間を少しでも短くすることができる半導体装置
を提供することにある。
の目的とするところは、データ転送距離の短い場合と長
い場合とで転送時間を使い分けることによって、短い場
合には従来よりも速い時間で転送し、データ転送に必要
とする時間を少しでも短くすることができる半導体装置
を提供することにある。
このような目的を達成するために本発明は、データ転送
の距離を判断する転送距離判断手段と、この転送距離判
断手段から出力される信号によってデータ転送制御信号
を作り出す転送制御回路と、このデータ転送制御信号に
より内部データバスを分割する分割手段とを設けるよう
にしたものである。
の距離を判断する転送距離判断手段と、この転送距離判
断手段から出力される信号によってデータ転送制御信号
を作り出す転送制御回路と、このデータ転送制御信号に
より内部データバスを分割する分割手段とを設けるよう
にしたものである。
本発明においては、データ転送制御信号は転送距離によ
り分類され、転送距離が短い場合、速い速度で転送する
ように動作する。
り分類され、転送距離が短い場合、速い速度で転送する
ように動作する。
本発明に係わる半導体装置の一実施例を第１図に示す。
第１図において、１３は分割手段としての内部データバ
ス分割用トランスファーゲート、１４はデータ転送の距
離を判断する転送距離判断手段、１５は転送距離判断手
段１４の判断に基づきデータ転送制御信号ａ−ｄ、ｆを
作り出す転送制御回路である。
ス分割用トランスファーゲート、１４はデータ転送の距
離を判断する転送距離判断手段、１５は転送距離判断手
段１４の判断に基づきデータ転送制御信号ａ−ｄ、ｆを
作り出す転送制御回路である。
次にこの半導体装置におけるデータ転送について第１図
、第２図を用いて説明する。基本的な部分については〔
従来の技術〕で述べた所と変わりないので、記憶素子６
に「１」を読み込ませた後に記憶素子７に「０」を記憶
させる場合について説明する。その場合のタイミングを
第２図に示す。
、第２図を用いて説明する。基本的な部分については〔
従来の技術〕で述べた所と変わりないので、記憶素子６
に「１」を読み込ませた後に記憶素子７に「０」を記憶
させる場合について説明する。その場合のタイミングを
第２図に示す。
第２図ｆａｎ、 （ｂｌ、 （ｃｌ、 （ｆ）、（３）
は転送制御回路１５から出力されるデータ転送制御信号
ｆ、 ｄ、 ｃ、、 ａ、ｂの波形を示し、第２
図（ｄ）は転送データ出力回路３から出力される信号ｅ
の波形、第２図（ｅｌは内部データバス１トの信号の波
形、第２図（ｇ）、 Ｔｌｌは記憶素子６．７に読み込
まれるデータの波形を示す。
は転送制御回路１５から出力されるデータ転送制御信号
ｆ、 ｄ、 ｃ、、 ａ、ｂの波形を示し、第２
図（ｄ）は転送データ出力回路３から出力される信号ｅ
の波形、第２図（ｅｌは内部データバス１トの信号の波
形、第２図（ｇ）、 Ｔｌｌは記憶素子６．７に読み込
まれるデータの波形を示す。
まず記１．１素子６に「１」を読み込ませる場合、転送
距離が長いので、第２図Ｆａ＋に示す信号ｆは、内部デ
ータバス１に電荷を蓄積し始める時から転送が終了する
まで「１」を保つように、転送距離判断手段１４からの
出力信号が入力される転送制御回路１５で作成する。そ
の後、従来技術と同様の転送時間で記１．ａ素子６に「
１」のデータを読み込ませる。次に記せ素子７に「０−
１のデータを読み込ませるのであるが、この場合転送距
離が短いので、転送距離判断手段１４からの出力信号が
入力される転送制御回路１５により、転送距離が長い場
合よりも短い周期の第２図（ｈｌ、 （Ｃ）に示す信号
す、ｃの波形１６．１７を作り出し、同時に、内部デー
タバス１を分割させるため信号ｆを転送が終了するまで
「０」にし、従来技術と同様の方法によって転送すれば
、第２図に示すように、短時間転送における時間短縮分
だけ、内部データバス１を介した転送を従来よりも速く
行える。
距離が長いので、第２図Ｆａ＋に示す信号ｆは、内部デ
ータバス１に電荷を蓄積し始める時から転送が終了する
まで「１」を保つように、転送距離判断手段１４からの
出力信号が入力される転送制御回路１５で作成する。そ
の後、従来技術と同様の転送時間で記１．ａ素子６に「
１」のデータを読み込ませる。次に記せ素子７に「０−
１のデータを読み込ませるのであるが、この場合転送距
離が短いので、転送距離判断手段１４からの出力信号が
入力される転送制御回路１５により、転送距離が長い場
合よりも短い周期の第２図（ｈｌ、 （Ｃ）に示す信号
す、ｃの波形１６．１７を作り出し、同時に、内部デー
タバス１を分割させるため信号ｆを転送が終了するまで
「０」にし、従来技術と同様の方法によって転送すれば
、第２図に示すように、短時間転送における時間短縮分
だけ、内部データバス１を介した転送を従来よりも速く
行える。
以上の説明においては、単一方向のみのデータ転送であ
ったが、第１図のトランジスタ２，４゜５および転送デ
ータ出力回路３と同様の回路を内部データバス分割用ト
ランスファーゲート１３の両側につけることにより、双
方向の内部データバスを形成することができる。この双
方向の内部データバスの方が、単一方向のものより、有
効に内部データバスを使用でき、実際に使用される確率
が高いと考えられる。また、頻繁に転送が行れている回
路同士を近（に配置するように回路を構成すれば、より
有効に内部データバスを介するデータ転送の速度が速く
なる。
ったが、第１図のトランジスタ２，４゜５および転送デ
ータ出力回路３と同様の回路を内部データバス分割用ト
ランスファーゲート１３の両側につけることにより、双
方向の内部データバスを形成することができる。この双
方向の内部データバスの方が、単一方向のものより、有
効に内部データバスを使用でき、実際に使用される確率
が高いと考えられる。また、頻繁に転送が行れている回
路同士を近（に配置するように回路を構成すれば、より
有効に内部データバスを介するデータ転送の速度が速く
なる。
次に転送距離判断手段１４における転送距離判断方法の
例について説明する。半導体装置の中で内部データバス
が長くなりがちな大規模中央処理装置を例に説明する。
例について説明する。半導体装置の中で内部データバス
が長くなりがちな大規模中央処理装置を例に説明する。
大規模中央処理装置では、外部よりある命令を受は取っ
た場合、その命令がどのような処理を行うのか判断する
ために、命令を制御信号か又はそれに近い形に変換する
プログラム表（以下「マイクロプログラム」という）を
使用する場合が多い。
た場合、その命令がどのような処理を行うのか判断する
ために、命令を制御信号か又はそれに近い形に変換する
プログラム表（以下「マイクロプログラム」という）を
使用する場合が多い。
この機能の一例を第３図に示す。第３図において、マイ
クロプログラム２０は命令ｍを入力し、内部制御信号ｎ
を出力する。転送距離の判断は、記憶素子間の転送制御
をマイクロプログラム２０で行っている場合には、この
マイクロプログラム２０に転送距離の情報をプログラム
する部分を追加することによって実現できる。第３図の
２０ａは、この追加されたプログラム（以下「追加プロ
グラム」という）である。この追加プログラム２０ａに
は転送距離の長短の情報がプログラムされており、命令
ｍの判断と同時に転送距離の判断ができる。判断した結
果は転送距離区別情報ｐとして追加プログラム２０ａか
ら出力され、転送制御信号作成部３０に入力される。こ
れにより、転送制御信号作成部３０は転送制御信号ｑを
作成する。
クロプログラム２０は命令ｍを入力し、内部制御信号ｎ
を出力する。転送距離の判断は、記憶素子間の転送制御
をマイクロプログラム２０で行っている場合には、この
マイクロプログラム２０に転送距離の情報をプログラム
する部分を追加することによって実現できる。第３図の
２０ａは、この追加されたプログラム（以下「追加プロ
グラム」という）である。この追加プログラム２０ａに
は転送距離の長短の情報がプログラムされており、命令
ｍの判断と同時に転送距離の判断ができる。判断した結
果は転送距離区別情報ｐとして追加プログラム２０ａか
ら出力され、転送制御信号作成部３０に入力される。こ
れにより、転送制御信号作成部３０は転送制御信号ｑを
作成する。
また受は取った命令ｍが転送命令でない場合は、追加プ
ログラム２０ａを使用しなければよい。
ログラム２０ａを使用しなければよい。
別の方法として、先に述べたマイクロプログラムを使用
する代わりに、外部から受は取った命令を論理回路を用
いて、判断する方法も考えられる。
する代わりに、外部から受は取った命令を論理回路を用
いて、判断する方法も考えられる。
以上説明したように本発明は、データ転送の距離を判断
する転送距離判断手段と、この転送距離判断手段から出
力される信号によってデータ転送制御信号を作り出す転
送制御回路と、このデータ転送制御信号により内部デー
タバスを分割する分割手段とを設けることにより、転送
距離が近い場合には転送速度を速めることができるので
、従来の単一時間による転送に比べ、転送時間の無駄が
少なく、その分、転送時間が速くなるという効果がある
。
する転送距離判断手段と、この転送距離判断手段から出
力される信号によってデータ転送制御信号を作り出す転
送制御回路と、このデータ転送制御信号により内部デー
タバスを分割する分割手段とを設けることにより、転送
距離が近い場合には転送速度を速めることができるので
、従来の単一時間による転送に比べ、転送時間の無駄が
少なく、その分、転送時間が速くなるという効果がある
。
第１図は本発明に係わる半導体装置の一実施例を示す回
路図、第２図はその動作を説明するための波形図、第３
図は転送距離判断方法の例を示す説明図、第４図は従来
の半導体装置を示す回路図、第５図はその動作を説明す
るための波形図である。 １・・・・内部データバス、２・・・・電荷蓄積用トラ
ンジスタ、３・・・・転送データ出力回路、４・・・・
電荷引き抜き用トランジスタ、５・・・・データ書き込
み用トランジスタ、６，７・・・・記憶素子、８．９・
・・・データ読み込み用トランジスタ、１３・・・・内
部データバス分割用トランスファーゲート、１４・・・
・転送距離判断手段、１５・・・・転送制御回路。
路図、第２図はその動作を説明するための波形図、第３
図は転送距離判断方法の例を示す説明図、第４図は従来
の半導体装置を示す回路図、第５図はその動作を説明す
るための波形図である。 １・・・・内部データバス、２・・・・電荷蓄積用トラ
ンジスタ、３・・・・転送データ出力回路、４・・・・
電荷引き抜き用トランジスタ、５・・・・データ書き込
み用トランジスタ、６，７・・・・記憶素子、８．９・
・・・データ読み込み用トランジスタ、１３・・・・内
部データバス分割用トランスファーゲート、１４・・・
・転送距離判断手段、１５・・・・転送制御回路。
Claims (1)
- 内部データバスを介してデータを記憶素子へ転送する半
導体装置において、データ転送の距離を判断する転送距
離判断手段と、この転送距離判断手段から出力される信
号によってデータ転送制御信号を作り出す転送制御回路
と、このデータ転送制御信号により内部データバスを分
割する分割手段とを備え、前記データ転送制御信号によ
って転送距離に対応する転送時間を制御することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656285A JPS6217858A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656285A JPS6217858A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217858A true JPS6217858A (ja) | 1987-01-26 |
Family
ID=15630500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15656285A Pending JPS6217858A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301529A (ja) * | 1993-04-19 | 1994-10-28 | Kawasaki Steel Corp | プロセッサ |
-
1985
- 1985-07-15 JP JP15656285A patent/JPS6217858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301529A (ja) * | 1993-04-19 | 1994-10-28 | Kawasaki Steel Corp | プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172282A (en) | Processor controlled memory refresh | |
| JP2002007200A (ja) | メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 | |
| US6175894B1 (en) | Memory device command buffer apparatus and method and memory devices and computer systems using same | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS6217858A (ja) | 半導体装置 | |
| US4238834A (en) | Apparatus for coordinating real time transfer of data from a processor to a magnetic media device | |
| US7463538B2 (en) | Semiconductor memory device having a precharge control circuit for reducing current during continuous write operation | |
| JPH01196790A (ja) | 半導体メモリ装置 | |
| KR980004976A (ko) | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 | |
| JPS60103451A (ja) | マイクロプログラム制御方式 | |
| JP3045731B2 (ja) | シーケンス制御方式 | |
| JPH0922592A (ja) | シンクロナスｄｒａｍ | |
| JPS5864534A (ja) | コンピユ−タ装置におけるデ−タ転送方式 | |
| JPH02294863A (ja) | ダイレクトメモリアクセス方式 | |
| JPS62171051A (ja) | 常駐記憶エリアの拡大方式 | |
| JPS6024666A (ja) | 高速ｄｍａ装置 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0320837B2 (ja) | ||
| JPS61255585A (ja) | 半導体記憶装置 | |
| JPS63196968A (ja) | 入出力制御装置 | |
| JPS63142919A (ja) | 出力バツフア回路 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS61269288A (ja) | 記憶素子モジユ−ル | |
| JPS62287495A (ja) | 半導体記憶装置 | |
| JPS5826379A (ja) | 磁気バブルメモリ装置 |