JPS62172807A - 波形等化器 - Google Patents
波形等化器Info
- Publication number
- JPS62172807A JPS62172807A JP1512286A JP1512286A JPS62172807A JP S62172807 A JPS62172807 A JP S62172807A JP 1512286 A JP1512286 A JP 1512286A JP 1512286 A JP1512286 A JP 1512286A JP S62172807 A JPS62172807 A JP S62172807A
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- tap coefficient
- absolute value
- waveform equalizer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン信号に多重して伝送されるディ
ジタル情報信号の波形等化器に関するものである。
ジタル情報信号の波形等化器に関するものである。
従来の技術
近年、テレビジョン信号に文字信号やファクシミリ信号
等のディジタル情報信号を多重して伝送するサービスが
始まりつつある。これに伴い伝送路で生じる振幅周波数
特性の劣化、群遅延等がデータ再生時の誤りに及ぼす影
響が問題となってきている。このために波形歪を除去す
る波形等化器の導入が必要となってきている。
等のディジタル情報信号を多重して伝送するサービスが
始まりつつある。これに伴い伝送路で生じる振幅周波数
特性の劣化、群遅延等がデータ再生時の誤りに及ぼす影
響が問題となってきている。このために波形歪を除去す
る波形等化器の導入が必要となってきている。
以下図面を参照しながら従来の波形等化器について説明
する。第２図は、従来の波形等化器の回路構成図である
。１は、Ａ／Ｄコンバータ、２〜５は乗算器、６〜９は
加算器、１０〜１１は遅延回路で、以上によりトランス
バーサルフィルタ１００が構成される。１２は、タップ
係数制御回路である。
する。第２図は、従来の波形等化器の回路構成図である
。１は、Ａ／Ｄコンバータ、２〜５は乗算器、６〜９は
加算器、１０〜１１は遅延回路で、以上によりトランス
バーサルフィルタ１００が構成される。１２は、タップ
係数制御回路である。
以下動作について説明する。ディジタル情報信号は、Ａ
／Ｄコンバータｌに入力されて、サンプリングされてＭ
ビットのディジタル信号に量子化される。ディジタル信
号は、乗算器２〜５に入力されると同時に、タップ係数
制御回路１２に入力される。乗算器の出力は、加算器６
〜９に加えられ信号を１クロツク遅延させる遅延回路１
０〜１１の出力と加算される。波形等化器の出力は、タ
ップ係数制御回路１２に入力される。タップ係数制御回
路１２は、Ａ／Ｄコンバータｌと波形等化器の出力とか
ら波形歪を低減する方向に乗算器６〜９の係数をＮビッ
トで設定する。（例えば、昭和５７年３月放送技術 Ｐ
−２２５−〜Ｐ−２３１−）発明が解決しようとする問
題点 しかしながら上記のような構成では、乗算器の構成は、
Ａ／Ｄコンバータの量子化ピッ）ＧＭとタップ係数ビッ
ト数Ｎとの積ＭＸＮとなる。量子化ビット数、タップ係
数ビット数の増加につれて、その規模は両者の積で利い
てくる。従って、ディジタルフィルタの他の構成要素で
ある加算器、遅延回路に比べて乗算器の占める割合が大
きくなり、ＬＳＩ化を行う場合には大きな問題となる。
／Ｄコンバータｌに入力されて、サンプリングされてＭ
ビットのディジタル信号に量子化される。ディジタル信
号は、乗算器２〜５に入力されると同時に、タップ係数
制御回路１２に入力される。乗算器の出力は、加算器６
〜９に加えられ信号を１クロツク遅延させる遅延回路１
０〜１１の出力と加算される。波形等化器の出力は、タ
ップ係数制御回路１２に入力される。タップ係数制御回
路１２は、Ａ／Ｄコンバータｌと波形等化器の出力とか
ら波形歪を低減する方向に乗算器６〜９の係数をＮビッ
トで設定する。（例えば、昭和５７年３月放送技術 Ｐ
−２２５−〜Ｐ−２３１−）発明が解決しようとする問
題点 しかしながら上記のような構成では、乗算器の構成は、
Ａ／Ｄコンバータの量子化ピッ）ＧＭとタップ係数ビッ
ト数Ｎとの積ＭＸＮとなる。量子化ビット数、タップ係
数ビット数の増加につれて、その規模は両者の積で利い
てくる。従って、ディジタルフィルタの他の構成要素で
ある加算器、遅延回路に比べて乗算器の占める割合が大
きくなり、ＬＳＩ化を行う場合には大きな問題となる。
本発明は、入力信号とタップ係数の絶対値を取る事によ
り、乗算器の構成を小さくする事を可能とする波形等化
器を提供するものである。
り、乗算器の構成を小さくする事を可能とする波形等化
器を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の波形等化器は、デ
ィジタルフィルタの入力信号と、ディジタルフィルタを
構成する乗算器のタップ係数との絶対値をとる事により
、乗算器の構成規模を小さくするように構成したもので
ある。
ィジタルフィルタの入力信号と、ディジタルフィルタを
構成する乗算器のタップ係数との絶対値をとる事により
、乗算器の構成規模を小さくするように構成したもので
ある。
作用
本発明は、上記した構成によりディジタルフィルタの入
力信号の絶対値をとり、さらに乗算器のタップ係数の絶
対値をとる事により乗算器の構成を（Ｍ−１）Ｘ （Ｎ
−１）にして乗算器の構成規模を小さくしている。
力信号の絶対値をとり、さらに乗算器のタップ係数の絶
対値をとる事により乗算器の構成を（Ｍ−１）Ｘ （Ｎ
−１）にして乗算器の構成規模を小さくしている。
実施例
以下本発明の一実施例の波形等化器について、図面を参
照しながら説明する。第１図は、本発明の一実施例を示
す回路構成図である。１１はＡ／Ｄコンバータ、１２は
絶対値回路、１３〜１６は乗算器、１７〜２４はＥＸ−
ＯＲゲート、２５〜２８は加算器、２９〜３０は遅延回
路で、以上によりトランスバーサルフィルタ１０１を構
成する。以下その動作を説明する。入力されたディジタ
ル情報信号は、Ａ／Ｄコンバータ１１でサンプリング、
量子化されＭビットのディジタル信号となり、絶対値回
路１２に人力されると同時にタップ係数制御回路３１に
も入力される。絶対値回路１２の出力のうち絶対値（Ｍ
−１）ビットは、乗算器１３〜１６に入力され符号１ビ
ツトはＥＸ−ＯＲゲート１７．１９．２１．２３ニ人力
される。
照しながら説明する。第１図は、本発明の一実施例を示
す回路構成図である。１１はＡ／Ｄコンバータ、１２は
絶対値回路、１３〜１６は乗算器、１７〜２４はＥＸ−
ＯＲゲート、２５〜２８は加算器、２９〜３０は遅延回
路で、以上によりトランスバーサルフィルタ１０１を構
成する。以下その動作を説明する。入力されたディジタ
ル情報信号は、Ａ／Ｄコンバータ１１でサンプリング、
量子化されＭビットのディジタル信号となり、絶対値回
路１２に人力されると同時にタップ係数制御回路３１に
も入力される。絶対値回路１２の出力のうち絶対値（Ｍ
−１）ビットは、乗算器１３〜１６に入力され符号１ビ
ツトはＥＸ−ＯＲゲート１７．１９．２１．２３ニ人力
される。
タップ係数制御回路３１は、トランスバーサルフィルタ
１０１の出力をもう一方の入力とし、波形歪を゛低減す
るようにタップ係数の設定を行う。タップ係数Ｎビット
のうち絶対値（Ｎ−１）ビ・ノドを乗算器１３〜１６の
もう一方に入力し、符号１ビ・ノドをＥＸ−ＯＲゲート
のもう一方の入力とする。乗算器１３〜１６の出力とＥ
Ｘ−ＯＲゲー目７．１９．２１．２３ノ出力をＥＸ−Ｏ
Ｒゲー目８．２０．２２．２４の入力とする。ＥＸ−Ｏ
Ｒゲー目８．２０．２２．２４の出力を加算器２５〜２
８の一方の入力とし、前段の遅延回路２９〜３０の出力
と加算する。これにより乗算器の構成を（Ｍ−１）ｘ
（Ｎ−１）とする事が可能となり、構成規模を小さくす
る事が可能となる。
１０１の出力をもう一方の入力とし、波形歪を゛低減す
るようにタップ係数の設定を行う。タップ係数Ｎビット
のうち絶対値（Ｎ−１）ビ・ノドを乗算器１３〜１６の
もう一方に入力し、符号１ビ・ノドをＥＸ−ＯＲゲート
のもう一方の入力とする。乗算器１３〜１６の出力とＥ
Ｘ−ＯＲゲー目７．１９．２１．２３ノ出力をＥＸ−Ｏ
Ｒゲー目８．２０．２２．２４の入力とする。ＥＸ−Ｏ
Ｒゲー目８．２０．２２．２４の出力を加算器２５〜２
８の一方の入力とし、前段の遅延回路２９〜３０の出力
と加算する。これにより乗算器の構成を（Ｍ−１）ｘ
（Ｎ−１）とする事が可能となり、構成規模を小さくす
る事が可能となる。
この事により、量子化ビット数とタップ係数のビット数
が増加した時に波形等化器の構成を、そのビット数の増
加範囲以内に抑える事ができる。特にＬＳＩ化の時には
有利となる。以上の説明の中で、波形等化を行うものと
してディジタルのトランスバーサルフィルタについて述
べたが、本発明はこれに限定されるものではない。どの
ような構成のディジタルフィルタでも良い。
が増加した時に波形等化器の構成を、そのビット数の増
加範囲以内に抑える事ができる。特にＬＳＩ化の時には
有利となる。以上の説明の中で、波形等化を行うものと
してディジタルのトランスバーサルフィルタについて述
べたが、本発明はこれに限定されるものではない。どの
ような構成のディジタルフィルタでも良い。
発明の効果
以上のように本発明は、波形等化を行うデイジタルフィ
ルタの乗算器の構成を小さくする事を可能とし、量子化
ビット数、タップ係数のビット数を増やす時には有利と
なる。
ルタの乗算器の構成を小さくする事を可能とし、量子化
ビット数、タップ係数のビット数を増やす時には有利と
なる。
第１図は、本発明の一実施例における波形等化器の回路
構成図、第２図は、従来の波形等化器の回路構成図であ
る。 １１・・・・・・Ａ／Ｄコンバータ、１２・・・・・・
絶対値回路、１３〜１６・・・・・・乗算器、１７〜２
４・・・・・・ＥＸ−ＯＲゲート、２５〜２８・・・・
・・加算器、２９．３０・・・・・・遅延回路、３１・
・・・・・タップ係数制御回路、ｌｏｔ・・・・・・ト
ランスバーサルフィルタ。 代理人の氏名 弁理士 中尾敏男 ほか１名ζ 区 イ
構成図、第２図は、従来の波形等化器の回路構成図であ
る。 １１・・・・・・Ａ／Ｄコンバータ、１２・・・・・・
絶対値回路、１３〜１６・・・・・・乗算器、１７〜２
４・・・・・・ＥＸ−ＯＲゲート、２５〜２８・・・・
・・加算器、２９．３０・・・・・・遅延回路、３１・
・・・・・タップ係数制御回路、ｌｏｔ・・・・・・ト
ランスバーサルフィルタ。 代理人の氏名 弁理士 中尾敏男 ほか１名ζ 区 イ
Claims (5)
- （１）ディジタルフィルタを用いた波形等化器であって
前記ディジタルフィルタを構成する乗算器は、前記ディ
ジタルフィルタの入力信号と前記ディジタルフィルタの
タップ係数の絶対値をとることにより、構成規模を小さ
くすることを特徴とする波形等化器。 - （２）前記ディジタルフィルタは、トランスバーサルフ
ィルタであることを特徴とする特許請求の範囲第（１）
項記載の波形等化器。 - （３）前記ディジタルフィルタの前段に絶対値回路を有
する事により、入力信号の絶対値をとる事を特徴とした
特許請求の範囲第（１）項または第（２）項記載の波形
等化器。 - （４）前記ディジタルフィルタのタップ係数は、符号ビ
ットを除いた絶対値を乗算器に入力することを特徴とし
た特許請求の範囲第（１）項または第（２）項記載の波
形等化器。 - （５）入力信号の符号ビットとタップ係数の符号ビット
との排他的論理和をとり、その出力と乗算器出力との排
他的論理和をとることにより、乗算器の規模を小さくす
ることを特徴とする特許請求の範囲第（１）項または第
（２）項記載の波形等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1512286A JPS62172807A (ja) | 1986-01-27 | 1986-01-27 | 波形等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1512286A JPS62172807A (ja) | 1986-01-27 | 1986-01-27 | 波形等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172807A true JPS62172807A (ja) | 1987-07-29 |
Family
ID=11880014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1512286A Pending JPS62172807A (ja) | 1986-01-27 | 1986-01-27 | 波形等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022218A1 (en) * | 1993-03-23 | 1994-09-29 | Sony Corporation | Rate converter and imaging apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023541A (ja) * | 1973-06-29 | 1975-03-13 | ||
| JPS5280765A (en) * | 1975-12-27 | 1977-07-06 | Fujitsu Ltd | Digital filter |
| JPS5827418A (ja) * | 1981-08-11 | 1983-02-18 | Toshiba Corp | デジタルフイルタ |
-
1986
- 1986-01-27 JP JP1512286A patent/JPS62172807A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023541A (ja) * | 1973-06-29 | 1975-03-13 | ||
| JPS5280765A (en) * | 1975-12-27 | 1977-07-06 | Fujitsu Ltd | Digital filter |
| JPS5827418A (ja) * | 1981-08-11 | 1983-02-18 | Toshiba Corp | デジタルフイルタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022218A1 (en) * | 1993-03-23 | 1994-09-29 | Sony Corporation | Rate converter and imaging apparatus |
| US5680335A (en) * | 1993-03-23 | 1997-10-21 | Sony Corporation | Rate converter using a register postfix type transversal filter |
| US5986715A (en) * | 1993-03-23 | 1999-11-16 | Sony Corporation | Rate converter using a register postfix type transversal filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NO922857D0 (no) | Fremgangsmaate og anordning for aa oppdatere koeffisienten i en kompleks adaptiv utligner | |
| JPH09288563A (ja) | Ｍビットディジタル信号の最下位ｎビットを対称的に短縮する装置 | |
| JP2004194054A (ja) | デルタシグマ変調器の出力フィルタ及び該出力フィルタを備えたディジタル信号処理装置 | |
| EP0234757A1 (en) | Noise reduction circuit for video signal | |
| JP2830352B2 (ja) | デジタルデータ検出装置 | |
| JPS6214527A (ja) | ビツト伸長回路 | |
| JPS62172807A (ja) | 波形等化器 | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| JP2562659B2 (ja) | Ａｄｐｃｍ信号の復号装置 | |
| JPH09200797A (ja) | ディジタル複合ビデオ信号を成分に分離する装置 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| JP3397960B2 (ja) | ディジタル波形等化器 | |
| Roza | Recursive bitstream conversion | |
| JPS62297934A (ja) | デイジタル信号処理装置 | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| JPH0314364B2 (ja) | ||
| JPH0149238B2 (ja) | ||
| JPS633520A (ja) | Ｐｃｍ受信機 | |
| JPH0220911A (ja) | サンプリング周波数変換装置 | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| JPS62126716A (ja) | 雑音除去回路 | |
| JPH04361416A (ja) | 音響再生用信号処理装置 | |
| JPS62297933A (ja) | デイジタル信号処理装置 |