JPS62166471A - 画像デ−タ並列処理方式 - Google Patents
画像デ−タ並列処理方式Info
- Publication number
- JPS62166471A JPS62166471A JP931586A JP931586A JPS62166471A JP S62166471 A JPS62166471 A JP S62166471A JP 931586 A JP931586 A JP 931586A JP 931586 A JP931586 A JP 931586A JP S62166471 A JPS62166471 A JP S62166471A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- processors
- line
- memory area
- memory areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、画像データを、複数のプロセッサを用いて
並列に処理する場合の画像データ並列処理方式に関する
ものである。
並列に処理する場合の画像データ並列処理方式に関する
ものである。
メモリに格納、されている画像データを複数のプロセッ
サによって並列に処理する装置は、例えば第2図のよう
に構成されている。図において、1〜4は画像データの
処理を行う各プロセッサであり、この構成では4個のプ
ロセッサによる並列処理を示している。また、5は画像
データを格納しているメモリバンクであシ、パスライン
6を介して各プロセッサ1〜4に接続されている。Tは
処理すべき対象画像の画像データを格納しているメモリ
バンク5のメモリ領域であり、8〜11はメモリ領域7
を4つのブロックに分割したものである。
サによって並列に処理する装置は、例えば第2図のよう
に構成されている。図において、1〜4は画像データの
処理を行う各プロセッサであり、この構成では4個のプ
ロセッサによる並列処理を示している。また、5は画像
データを格納しているメモリバンクであシ、パスライン
6を介して各プロセッサ1〜4に接続されている。Tは
処理すべき対象画像の画像データを格納しているメモリ
バンク5のメモリ領域であり、8〜11はメモリ領域7
を4つのブロックに分割したものである。
次に動作について説明する。まず、4つのプロセッサ1
〜4が処理するメモリ領域7の画像データを例えば、プ
ロセッサ1にブロック8の画像データを、プロセッサ2
にブロック9の画像データを、プロセッサ3にブロック
10の画像データを、プロセッサ4にブロック11の画
像データをというように割当てる。そして、各プロセッ
サ1−!−4が担当する各ブロック8〜11の画像デー
タに対して画像データ処理(例えば細線化、エツジ検出
。
〜4が処理するメモリ領域7の画像データを例えば、プ
ロセッサ1にブロック8の画像データを、プロセッサ2
にブロック9の画像データを、プロセッサ3にブロック
10の画像データを、プロセッサ4にブロック11の画
像データをというように割当てる。そして、各プロセッ
サ1−!−4が担当する各ブロック8〜11の画像デー
タに対して画像データ処理(例えば細線化、エツジ検出
。
平滑化等)を開始する。各プロセッサ1〜4は各ブロッ
ク8〜11の画像データに対する画像処理を並列に進め
ていき、各々のブロック8〜11の画像データの処理が
終了した時点で各プロセッサ1〜4の役割は終る。最終
的にすべてのプロセッサ1〜4のデータ処理が終った時
点で、メモリ領域7に格納されている画像データからな
る対象画像に対する処理が終ったことになる。
ク8〜11の画像データに対する画像処理を並列に進め
ていき、各々のブロック8〜11の画像データの処理が
終了した時点で各プロセッサ1〜4の役割は終る。最終
的にすべてのプロセッサ1〜4のデータ処理が終った時
点で、メモリ領域7に格納されている画像データからな
る対象画像に対する処理が終ったことになる。
従来の画像データ並列処理方式は以上のように構成され
ているので、一般に画像データ処理では対象とする画像
データが意味のある時(一般KO以外のデータ)のみプ
ロセッサの演算処理対象となるので、プロセッサの数と
同数にメモリ領域を分割するエリア分割方式だと各プロ
セッサにかかる負担に大きなばらつきが生じ、画像デー
タの処理時間が最も負担の重いプロセッサに支配されて
しまうため、結局、全体の画像データの処理時間が長く
かかるなどの問題点があった。
ているので、一般に画像データ処理では対象とする画像
データが意味のある時(一般KO以外のデータ)のみプ
ロセッサの演算処理対象となるので、プロセッサの数と
同数にメモリ領域を分割するエリア分割方式だと各プロ
セッサにかかる負担に大きなばらつきが生じ、画像デー
タの処理時間が最も負担の重いプロセッサに支配されて
しまうため、結局、全体の画像データの処理時間が長く
かかるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、複数のプロセッサにかかる負担ができるかぎ
り均等になるようKL、短い処理時間で画像データを処
理する画像データ並列処理方式を得ることを目的とする
。
たもので、複数のプロセッサにかかる負担ができるかぎ
り均等になるようKL、短い処理時間で画像データを処
理する画像データ並列処理方式を得ることを目的とする
。
この発明に係る画像データ並列処理方式は、画像データ
を複数のプロセッサで並列処理し、各プロセッサの担当
するメモリ領域の画像データを単ライン毎又は数ライン
毎のラインメモリ領域の画像データに分割したものであ
る。
を複数のプロセッサで並列処理し、各プロセッサの担当
するメモリ領域の画像データを単ライン毎又は数ライン
毎のラインメモリ領域の画像データに分割したものであ
る。
この発明における画像データ並列処理方式は、各プロセ
ッサが負担するラインメモリ領域の画像データに類似性
があるため、各プロセッサにかかる負担がほぼ均等にな
って並列処理の効果があがり、データ処理の速度が高速
化される。
ッサが負担するラインメモリ領域の画像データに類似性
があるため、各プロセッサにかかる負担がほぼ均等にな
って並列処理の効果があがり、データ処理の速度が高速
化される。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例を説明するための図で、同
図において、第2図と同符号の1〜7は従来例と同一、
又は相当部分を示す。1L〜16Lはメモリ領域7の画
像データを順次に16ラインの領域に等分割した第1〜
第16ラインメモリ領域である。ここでは、メモリノ(
ンク5即ちメモリ領域7がマトリックス状に画像データ
を記憶しているものとし、その1列を1ラインとした場
合に、上述のラインメモリ領域の1つ当りのライン又は
複数の数2インを含んでいる。
図において、第2図と同符号の1〜7は従来例と同一、
又は相当部分を示す。1L〜16Lはメモリ領域7の画
像データを順次に16ラインの領域に等分割した第1〜
第16ラインメモリ領域である。ここでは、メモリノ(
ンク5即ちメモリ領域7がマトリックス状に画像データ
を記憶しているものとし、その1列を1ラインとした場
合に、上述のラインメモリ領域の1つ当りのライン又は
複数の数2インを含んでいる。
次に、この実施例の動作について説明する。まず、4つ
のプロセッサ1〜4が処理するメモリ領域7に格納され
ている画像データをラインごとに分割して各プロセッサ
1〜4に与える。例えば、プロセッサ1に第1.第5.
第9及び第13ラインメモリ・領域IL、5L、9L、
13L内の画像データが、プロセッサ2に第2.第6.
第10及び第14ラインメモリ領域2L、6L、10L
。
のプロセッサ1〜4が処理するメモリ領域7に格納され
ている画像データをラインごとに分割して各プロセッサ
1〜4に与える。例えば、プロセッサ1に第1.第5.
第9及び第13ラインメモリ・領域IL、5L、9L、
13L内の画像データが、プロセッサ2に第2.第6.
第10及び第14ラインメモリ領域2L、6L、10L
。
14L内の画像データが、プロセッサ3に第3゜第7.
第11及び第15ラインメモリ領域3L。
第11及び第15ラインメモリ領域3L。
7L、11L、15L内の画像データが、プロセッサ4
に第4.第8.第12及び第16ラインメモリ領域4L
、8L、12L、16L内の画像データが各々割当てら
れる。そして、プロセッサ1〜4の各々が各々担当する
各4つのラインメモリ領域に格納されている画像データ
に対して画像処理(例えば細線化、エツジ検出、平滑化
等)を各々開始する。プロセッサ1〜4の各々は各々が
担当するラインメモリ領域に格納されている画像データ
をパスライン6を介して取込んで、取込んだ画像データ
に対する画像データ処理を並列的に進めていき、各担当
ツインメモリ領域内の画像データの処理が終了し死時点
で各プロセッサの役割は終る。最終的にすべてのプロセ
ッサ1〜4の画像データ処理が終った時点で、メモリ領
域7に格納されている画像データからなる対象画像に対
する処理が終ったことになる。
に第4.第8.第12及び第16ラインメモリ領域4L
、8L、12L、16L内の画像データが各々割当てら
れる。そして、プロセッサ1〜4の各々が各々担当する
各4つのラインメモリ領域に格納されている画像データ
に対して画像処理(例えば細線化、エツジ検出、平滑化
等)を各々開始する。プロセッサ1〜4の各々は各々が
担当するラインメモリ領域に格納されている画像データ
をパスライン6を介して取込んで、取込んだ画像データ
に対する画像データ処理を並列的に進めていき、各担当
ツインメモリ領域内の画像データの処理が終了し死時点
で各プロセッサの役割は終る。最終的にすべてのプロセ
ッサ1〜4の画像データ処理が終った時点で、メモリ領
域7に格納されている画像データからなる対象画像に対
する処理が終ったことになる。
この発明は上述したようにラインメモリ領域同士の画像
データの類似性を利用することによシ、処理すべき画像
データを各プロセッサ1〜4に均等に割付けたので、各
プロセッサ1〜4の画像データ処理の負担が一様になる
点を利用した。
データの類似性を利用することによシ、処理すべき画像
データを各プロセッサ1〜4に均等に割付けたので、各
プロセッサ1〜4の画像データ処理の負担が一様になる
点を利用した。
上記実施例では画像データを格納しているメモリ領域が
16ラインのメモリ領域から成るものとして話を進めた
が、何も16ラインのメモリ領域数とは限らず用いるプ
ロセッサの数を超えるいかなるラインメモリ領域数の場
合でも上述の実施例と同様の効果を奏する。特に、この
発明では用いるプロセッサの数Nに対してラインメモリ
領域数を2N 、3N 、・・・等の整数倍のいずれか
に定めることが好ましい。
16ラインのメモリ領域から成るものとして話を進めた
が、何も16ラインのメモリ領域数とは限らず用いるプ
ロセッサの数を超えるいかなるラインメモリ領域数の場
合でも上述の実施例と同様の効果を奏する。特に、この
発明では用いるプロセッサの数Nに対してラインメモリ
領域数を2N 、3N 、・・・等の整数倍のいずれか
に定めることが好ましい。
また、上記実施例ではプロセッサを4個用いて並列処理
した場合について説明したが、プロセッサの数が2以上
ならばラインメモリ領域数を3以上のどの数にしても同
様の手法が適用できる。
した場合について説明したが、プロセッサの数が2以上
ならばラインメモリ領域数を3以上のどの数にしても同
様の手法が適用できる。
また、上記実施例ではラインメモリ領域を等分割とした
が、何も等分割にしなくてもよいことは勿論言うまでも
ない。
が、何も等分割にしなくてもよいことは勿論言うまでも
ない。
以上のように、この発明によれば処理対象の画像データ
を格納しているメモリ領域をラインメモリ領域ごとに分
割して複数のプロセッサの各々に各複数のラインメモリ
領域を並列処理させるように構成したので、各プロセッ
サの画像データの処理の負担が均等になり、並列処理の
効率があがり、その結果画像データ処理を高速に行える
ものが得られる効果がある。
を格納しているメモリ領域をラインメモリ領域ごとに分
割して複数のプロセッサの各々に各複数のラインメモリ
領域を並列処理させるように構成したので、各プロセッ
サの画像データの処理の負担が均等になり、並列処理の
効率があがり、その結果画像データ処理を高速に行える
ものが得られる効果がある。
第1図はこの発明の一実施例による画像データ並列処理
方式を説明するための装置のブロック図、第2図は従来
の画像データ並列処理方式を説明するための装置のブロ
ック図である。 図において、1〜4はプロセッサ、5はメモリバンク、
6はパスライン、7はメモリ領域、1L〜16Lはライ
ンメモリ領域。 なお、図中、同一符号は同一、又は相当部分を示す。
方式を説明するための装置のブロック図、第2図は従来
の画像データ並列処理方式を説明するための装置のブロ
ック図である。 図において、1〜4はプロセッサ、5はメモリバンク、
6はパスライン、7はメモリ領域、1L〜16Lはライ
ンメモリ領域。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 画像データ処理すべき対象画像の画像データをマトリッ
クス状に格納しているメモリ領域から前記画像データを
読出して複数のプロセッサによつて並列的に処理する画
像データ並列処理方式において、前記メモリ領域を前記
マトリックスの単ライン毎又は数ライン毎の多数のライ
ンメモリ領域に分割し、これらラインメモリ領域を前記
各プロセッサに順繰りに交互に割付け、前記各プロセッ
サに前記各複数のラインメモリ領域の画像データを割付
けたことを特徴とする画像データ並列処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP931586A JPS62166471A (ja) | 1986-01-20 | 1986-01-20 | 画像デ−タ並列処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP931586A JPS62166471A (ja) | 1986-01-20 | 1986-01-20 | 画像デ−タ並列処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62166471A true JPS62166471A (ja) | 1987-07-22 |
Family
ID=11717034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP931586A Pending JPS62166471A (ja) | 1986-01-20 | 1986-01-20 | 画像デ−タ並列処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62166471A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284961A (ja) * | 1988-05-12 | 1989-11-16 | Canon Inc | カラー画像処理装置 |
JPH0236673A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Denshi Ltd | 信号処理方法およびその装置 |
JPH0237457A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 多次元データの処理装置 |
US5448655A (en) * | 1992-05-26 | 1995-09-05 | Dainippon Screen Mfg. Co., Ltd. | Image data processor and image data processing method |
JP2005134976A (ja) * | 2003-10-28 | 2005-05-26 | Hitachi High-Technologies Corp | 外観検査装置用画像処理装置 |
US7403310B2 (en) | 2001-11-16 | 2008-07-22 | Ricoh Company, Ltd. | Image processing apparatus and method |
JP2022078241A (ja) * | 2021-05-21 | 2022-05-24 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | データ処理方法、装置、電子機器及び記憶媒体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5835662A (ja) * | 1981-08-26 | 1983-03-02 | Hitachi Ltd | 複合計算機システム |
JPS58217072A (ja) * | 1982-06-11 | 1983-12-16 | Sony Corp | 画像処理装置 |
JPS59761A (ja) * | 1982-06-28 | 1984-01-05 | Fujitsu Ltd | 複数プロセツサによる画像処理方式 |
JPS59764A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | 複合計算機装置 |
JPS59170268A (ja) * | 1983-03-14 | 1984-09-26 | Fujitsu Ltd | スパツタ・タ−ゲツトの冷却方法 |
-
1986
- 1986-01-20 JP JP931586A patent/JPS62166471A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5835662A (ja) * | 1981-08-26 | 1983-03-02 | Hitachi Ltd | 複合計算機システム |
JPS58217072A (ja) * | 1982-06-11 | 1983-12-16 | Sony Corp | 画像処理装置 |
JPS59761A (ja) * | 1982-06-28 | 1984-01-05 | Fujitsu Ltd | 複数プロセツサによる画像処理方式 |
JPS59764A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | 複合計算機装置 |
JPS59170268A (ja) * | 1983-03-14 | 1984-09-26 | Fujitsu Ltd | スパツタ・タ−ゲツトの冷却方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284961A (ja) * | 1988-05-12 | 1989-11-16 | Canon Inc | カラー画像処理装置 |
JPH0236673A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Denshi Ltd | 信号処理方法およびその装置 |
JPH0237457A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 多次元データの処理装置 |
US5448655A (en) * | 1992-05-26 | 1995-09-05 | Dainippon Screen Mfg. Co., Ltd. | Image data processor and image data processing method |
US7403310B2 (en) | 2001-11-16 | 2008-07-22 | Ricoh Company, Ltd. | Image processing apparatus and method |
JP2005134976A (ja) * | 2003-10-28 | 2005-05-26 | Hitachi High-Technologies Corp | 外観検査装置用画像処理装置 |
JP2022078241A (ja) * | 2021-05-21 | 2022-05-24 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | データ処理方法、装置、電子機器及び記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0330836A3 (en) | Method for multiprocessor system having self-allocating processors | |
KR910012962A (ko) | Dma제어기 | |
JPS62166471A (ja) | 画像デ−タ並列処理方式 | |
EP0403729A2 (en) | Digital-signal processing apparatus | |
JPH05143633A (ja) | イソジオメトリツク形高速フーリエ変換実現方式 | |
JPH0460843A (ja) | マルチプロセッサシステムにおけるタスクスケジュール方式 | |
SU362578A1 (ru) | Вычислительна система | |
JPH01282665A (ja) | オンライン制御方式 | |
GB1497676A (en) | Data processing systems | |
SU419894A1 (ru) | Вычислительная система | |
JP2543710B2 (ja) | 入出力インタ−フェイス多重方式 | |
JPS631633B2 (ja) | ||
JPS60204062A (ja) | マルチデ−タ処理システム | |
JPH0251783A (ja) | 並列画像処理装置 | |
JPS633349A (ja) | フアイルスペ−ス割当て処理方式 | |
Chung et al. | An asynchronous parallel algorithm for symbolic grouping operations in vision | |
JPS63163576A (ja) | 行列演算装置 | |
JPS59211161A (ja) | インタフエ−スram | |
JPS6190240A (ja) | 割込み制御方式 | |
JPH03109664A (ja) | 情報処理装置 | |
JPS62209614A (ja) | ハツシユ分類処理方式 | |
JPH01211192A (ja) | 文字認識装置 | |
JPS59151223A (ja) | コンピユ−タと端末装置間のブロツク分割dma転送方式 | |
JPS58168174A (ja) | デ−タ処理システム | |
JPH0564937U (ja) | 画像メモリ・データ演算装置 |