SU419894A1 - Вычислительная система - Google Patents

Description

1

Изобретение относитс  к области цифровой вычислительной техники.

Известны вычислительные системы с двухуровневой пам тью с произвольной выборкой, содержащие устройства ввода-вывода, каналы , центральный процессор и основное и вспомогательное онеративпые запоминающие устройства (ОЗУ) с произвольной выборкой, где вспомогательное ОЗУ св зано цеп ми двустороннего обмена с осг1овным ОЗУ.

Существенным недостатком известных систем  вл етс  необходимость буферизации входных и выходных массивов ииформации в основном ОЗУ, что уменьщает объем основного ОЗУ дл  активных, т. е. хран щихс  в основном ОЗУ, частей программ.

Кроме того, простои в работе центрального процессора вследствие конфликтных ситуаций, когда центральный процессор и каналы пытаютс  обратитьс  одновременно к одному и тому же блоку основного ОЗУ с произвольной выборкой, значительны, так как все запросы ввода-вывода идут в основное ОЗУ.

Целью изобретени   вл етс  увеличение объема основного ОЗУ дл  хранени  активных программ и уменьшепие простоев в работе центрального процессора.

Предлагаема  вычислительна  система отличаетс  от известных 1ем, что в ией установлены два коммутатора, выход первого из которых соединен со входами каналов, одни входы этого коммутатора соединены с выходами вспомогательного ОЗУ, а другие входы - с выходами основного ОЗУ. Выход второго

коммутатора соединен со входом вспомогательного ОЗУ. Одни входы второго коммутатора соедннепы с выходами каналов, а другие входы - с выходами основного ОЗУ. На чертеже приведена структурна  схе.ма

предлагаемой вычислительной системы с двухуровневой пам тью с нроизвольиой выборкой. Вычислительна  система содержит устройства ввода-вывода 1, св заиные цеп ми двустороннего обмена 2 с каналамн 3. Входы 4

каналов 3 соединены с выходами коммутатора 5, одни входы 6 которого соедппепы с выходами 7 вспомогательного ОЗУ 8, а другие входы 9 - с выходами 10 основного ОЗУ II.

Выходы 12 каналов 3 поданы на входы 13

коммутатора 14 и иа входы 15 коммутатора

16, входы 17 которого соединены с выходами

10 основного ОЗУ 11.

Выходы 18 коммутатора 16 поданы на входы вспомогательного ОЗУ 8.

Выходы 19 коммутатора 14 поданы па входы основного ОЗУ 11, в то врем  как входы 20 и 21 соединены с выходамн 7 вспомогательного ОЗУ 8 и с выходами центрального

процессора 22 соответствеиио.

Входы 23 центрального процессора 22 соединены с выходами 10 основного ОЗУ И.

Предлагаема  вычислительна  система с двухуровневой пам тью с произвольной выборкой предполагает использование соответствующего математического обеспечени , осповпой компонентой которого  вл етс  программа- супервизор, «заведующа , средп прочих, организацией ввода-вывода.

В данном случае программа-супервизор может плаппровать ввод-вывод не только в основное ОЗУ, но и во вспомогательное ОЗУ 8, организу  буферизацию информации дл  ввода-вывода в обоих ОЗУ 8 и И.

При этом нужно отметить, что буферизации в основном ОЗУ 11 подлежит информаци  ввода-вывода только дл  абонентов, работающих в реальном времени и, кроме того, требующих «немедленной реакции вычислительной системы (прп этом и программы обработки ВХО/1ПОЙ п формировани  выходной информации должны быть посто нно активными ) .

Типичным  вл етс  случай, когда буферизаци  ввода-вывода в основном ОЗУ не нужна, что (в пределе до нул ) число запросов от каналов 3 к основному ОЗУ 11, а, следовательно , и число конфликтных ситуаций, привод щих к просто м центрального процессора 22.

При поступлении запроса на запись информации с выходов 12 каналов 3 во вспомогательное ОЗУ 8 на его вход подаетс  информаци  с выходов 18 коммутатора 16, куда коммутируетс  информаци  со входов 15.

При поступлении запроса на вывод информации с выходов 7 вспомогательного ОЗУ 8 на входы 4 каналов 3 поступает ипформаци  с выходов коммутатора 5, куда коммутируетс  информаци  со входов 6.

Вместе с поступлением запросов к основному и вспомогательному ОЗУ 8 и 11 на ввод

и вывод информации может осуществл тьс  двусторонний обмен между ними и, кроме того, к основному ОЗУ может обращатьс  центральный процессор 22.

Наличие в вычислительной системе трех параллельно протекающих процессов, могущих использовать общее оборудование, предполагает возникновение конфликтных ситуаций, разрещение которых производитс  аппаратным путем с заранее выбранной или программируемой системой приоритета.

Предмет изобретени 

Вычислительна  система с двухуровневой пам тью с произвольной выборкой, содержаща  устройства ввода-вывода, соединенные с каналами, которые через коммутатор подключены к основному оперативному запоминающему устройству, выход которого соединен со входом центрального процессора, а вход через коммутатор - с центральным процессором и вспомогательным оперативным запоминающим устройством, отличающа с  тем, что, с целью расщирени  функциональных возможностей и повыщепи  производительности системы, она дополнительно содержит два коммутатора, выход первого из которых соединен со входами каналов, одпи входы этого коммутатора соединены с выходами вспомогательпого оперативного запоминающего устройства, а другие входы - с выходами основного оперативного запоминающего устройства , выход второго коммутатора соединен со входом вспомогательного оперативного запоминающего устройства, одни входы второго

коммутатора соединены с выходами каналов, а другие входы - с выходами основного заноминаю1цего устройства.