SU618861A1 - Адаптивный коммутатор - Google Patents

Description

1

Изобретение относитс  к информационно-измерительным системам и может примен тьс  в многоканальных системах, использующим квазиобратимое сжатие данных.

Известен адаптивный коммутатор, содержащий входной регистр, блок синхронизации и управлени , блок пам ти, блоки коммутации , схемы сравнени , аналого-цифровой преобразователь, выходной регистр, блок формировани  адреса 1.

Однако этот адаптивный коммутатор работает с аналоговыми сигналами, что  вл етс  недостатком ввиду того, что больщинство информационно-измерительных систем работает с дискритизацией и преобразованием аналоговых сигналов в цифровую форму.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  адаптивный коммутатор, содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока, управл ющий выход которого подключен к входу формировател  функции приоритета, блок задани  апертур, выход которого соединен с управл ющим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к информационному

входу и к первому информационному выходу арифметического блока соответственно, блок синхронизации и управлени , первый выход которого подключен к входному регистру , второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока, а третий выход подключен к входу формировател  адреса и к синхронизирующему входу формировател  функции приоритета, и выходной регистр 2.

Так как адаптивный коммутатор передает свои сигналы в радиолинии с циклической частотой, то поиск отсчета коммутации должен об зательно произойти за наперед заданный период времени, что приводит к потере коммутируемых сигналов и неэффективной работе адаптивного коммутатора .

Целью изобретени   вл етс  сокращение потерь коммутируемых сигналов.

Claims (2)

1. Q Дл  этого в адаптивный коммутатор, содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока, управл ющий выход которого подключен к входу формировател  функции приоритета, блок задани  апертур , выход которого соединен с управл ющим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к второму ипформационному входу и к первому информационному выходу арифметического блока соответственно , блок синхронизации и управлени , первый выход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока, а третий выход подключен к входу формировател  адреса и к синхронизирующему входу формировател  функции приоритета , и выходной регистр, введен дополнительный запоминающий блок, информационный вход которого соединен со вторым информационным выходом арифметического блока и с первым входом выходного регистра , а выход подключен к второму входу выходного регистра, первый и второй выходы формировател  функции приоритета соединены с первыми управл ющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формировател  адреса подключен к управл ющему вхбду формировател  функции приоритета, а второй выход соединен со вторыми управл ющими входами дополнительного запоминающего блока и выходного регистра. На чертеже изображена структурна  электрическа  схема предлагаемого адаптивного коммутатора. Адаптивный коммутатор содержит входной регистр 1, выход которого, подключен к первому информационному входу арифметического блока 2, управл ющий выход которого подключен к входу формировател  3 функции приоритета, блок 4 задани  апертур , выход которого соединен с управл ющим входом арифметического блока 2, оперативный запоминающий блок 5, выход и вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока 2 соответственно, блок 6 синхронизации и управлени , первый выход которого подключен к входному регистру 1, второй выход соединен с синхронизирующими входами арифметического блока 2 и оперативного запоминающего блока 5, а. третий выход подключен к входу формировател  7 адреса и к синхронизирующему входу формировател  3 функции приоритета и выходной регистр 8. кроме того коммутатор содержит дополнительный запоминающий блок 9, информационный вход которого соединен с вторым информационным выходом арифметического блока 2 и с первым входом выходного регистра 8, а выход подключен к второму входу выходного регистра 8, первый и второй выходы формировател  3 функции приоритета соединены с первыми управл ющими входами дополнительного запоминающего блока 9 и выходного регистра 8 соответственно. Первый выход формировател  7 адреса подключен к управл ющему входу формировател  3 функции приоритета, а второй выход соединен с вторыми управл ющими входами дополнительного запоминающего блока 9 и выходного регистра 8. Адаптивный коммутатор работает следующим образом. Входные сигналы в цифровой форме поступают с циклической частотой на входной регистр 1. Работу всего устройства и управление осуществл ет блок 6 синхронизации . С выхода входного регистра 1 сигналы поступают на арифметический блок 2. Сигналы первого кадра через арифметический блок 2 записываютс  в оперативный запоминающий блок 5. Начина  со второго кадра, с приходом сигнала из i-ro канала в арифметический блок 2 сигналами управлени  блока 6 синхронизации переноситс  сигнал из оперативного запоминающего блока 5 с адресом того же канала. Затем арифметический блок 2 вычисл ет разность между поступивщим сигналом из i-ro канала и сигналом того же канала, хран щимс  в оперативном запоминающем блоке 5, и сравнивает эту разность с допустимыми границами , задаваемыми блоком 4 задани  апертур по тому или иному закону. При превыщении верхней или нижней границы сигнал считаетс  неизбыточньш. При этом с управл ющего выхода арифметического блока 2 в формирователь 3 поступает сигнал неизбыточности, по которому со второго вь1хода формировател  3 на первый управл ющий вход выходного регистра 8 поступает сигнал разрещени  дл  записи в выходной регистр 8 коммутируемого сигнала, поступающего с выхода арифметического блока 2. При этом происходит также запись адреса канала в выходной регистр 8 с формировател  7 адреса. В формирователе 3 задаетс  число отсчетов коммутации за кадр, которые будут переданы. Таких отсчетов может быть несколько, но не больще числа каналов . В случае, когда в формирователе 3 задаетс  конкретное число дл  передачи отсчетов коммутации, врем , через которое будут передаватьс  отсчеты в канал св зи, будет равно частному от делени  количества каналов на заданное конкретное число дл  передачи отсчетов. Передача сигналов в канал св зи осуществл етс  управлением выходного регистра 8 с первого выхода формировател  7 адреса через второй выход формировател  3. Дл  того чтобы существенные сигналы, найденные за врем , меньшее времени передачи , не тер лись, имеетс  запоминающий блок 9, емкость которого равна количеству слов, передаваемых за кадр. В случае, если два подр д следуемых сигнала определены коммутируемыми за врем  передачи, то первый сигнал сразу записываетс  в выходной регистр 8, а второй сигнал, ввиду того что выходной регистр 8 зан т, записываетс  в дополнительный запоминающий блок 9 по команде с первого выхода формировател  3. При этом записываетс  адрес со второго выхода формировател  адреса 7. В дальнейшем коммутируемые сигналы этого кадра будут записыватьс  в дополнительный запоминающий блок 9. После считывани  отсчета коммутации в канал св зи из выходного регистра 8 производитс  запись из дополнительного запоминающего блока 9 в .выходной регистр 8 по команде со второго выхода формировател  3. Дальнейща  работа устройства будет осуществл тьс  аналогичным образом. В предлагаемом адаптивном коммутаторе потери коммутируемых сигналов значительно сокращены, что позвол ет увеличить эффективность измер емых параметров на нестационарных участках. Формула изобретени  Адаптивный коммутатор, содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока, управл ющий выход которого подключен к входу формировател  функции приоритета, блок задани  апертур, выход которого соединен с управл ющим входом арифметического блока оперативный запоминающий блок, выход и .вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока соответственно , блок синхронизации и управлени , первый выход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока, а третий выход подключен к входу формировател  адреса и к синхронизирующему входу формировател  функции приоритета, и выходной регистр, отличающийс  тем, что, с целью сокращени  потерь коммутируемых сигналов, введен дополнительньш запоминающий блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход подключен к второму входу выходного регистра, первый и второй выходы формировател  функции приоритета соединены с первыми управл ющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формировател  адреса подключен к управл ющему входу формировател  функции приоритета , а второй выход соединен с вторыми управл ющими входами дополнительного запоминающего блока и выходного регистра . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 450221, кл. G 08 С 19/28, 1972.
2. 2. Тепл ков И. М. и др. Радиолинии космических систем передачи информации. М., «Советское радио, 1975, с. 383.