SU972593A1 - Запоминающее устройство - Google Patents
Запоминающее устройство Download PDFInfo
- Publication number
- SU972593A1 SU972593A1 SU813273797A SU3273797A SU972593A1 SU 972593 A1 SU972593 A1 SU 972593A1 SU 813273797 A SU813273797 A SU 813273797A SU 3273797 A SU3273797 A SU 3273797A SU 972593 A1 SU972593 A1 SU 972593A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- memory
- output
- modulo
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) ЗАПОМИНАОДЕЕ УСТРОЙСТВО
Изобретение относитс к запоминающим устройствам и может быть использовано в многопроцессорных и многоканальных системах переработки информации и управлени с общей пам тью.
Известно запоминающее устройство, содержащее коммутатор, блок управлени коммутатором и секционированную пам ть l .
Недостатко этого устройства вл етс его сложностьНаиболее близким техническим решением к изобретению вл етс запоминающее устройство, содержащее адресный регистр, св занный с декоррел торог, выходы которого соединены со входами модулей пам ти, информационный регистр , св занный с другими входами модулей пам ти, и выходные сумматоры, входы которых.соединены с модул ми пам ти, а выходы через пороговые элементы соединены с выходные регистром 2 J.
Недостатком этого устройства вл етс то, что оно не позвол ет прои .зводить одновременную запист, по нескольким каналам, что снижает его быстродействие.
Целью изобретени вл етс повышение быстродействи устройства. .
Поставленна цель достигаетс тем, что в запоминающее устройство, содержащее канал обращени к па.м ти, состо щий из адресного регистра, выходы которого подключены к входам декоррел тора и информационного регистра , первую группу сумматоров по модулю два, пороговые элементы, выходной регистр и блоки пам ти, каждый из
10 которых состоит из многоуровневого элемента па.м ти, выход которого соединен с первьом входом первого умножител , первого сумматора по модулю два и второго умножител , первый вход
15 которого подключен к выходу первого сумматора по модулю два, а второй вход - к соответствующему выходу декоррел тора, причем входы первых cyMviaTopOB по модулю два соединены
20 с выходами информационного регистра, входы и выходы сумматоров по модулю два первой группы подключены соответственно , к выходам первых умножителей и к входам пороговых алиментов,
Claims (2)
1.Мультипроцессорные вычислительные систв. Под ред. Я..Л.Хётагурова , М.,Энерги , 1971/ рис.2-6.
2.Авторское свидетельство СССР 491999,кл. G 11 С 15/00, 1974
(прототип).
/J
Sm /О
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813273797A SU972593A1 (ru) | 1981-04-07 | 1981-04-07 | Запоминающее устройство |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813273797A SU972593A1 (ru) | 1981-04-07 | 1981-04-07 | Запоминающее устройство |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU972593A1 true SU972593A1 (ru) | 1982-11-07 |
Family
ID=20952700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813273797A SU972593A1 (ru) | 1981-04-07 | 1981-04-07 | Запоминающее устройство |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU972593A1 (ru) |
-
1981
- 1981-04-07 SU SU813273797A patent/SU972593A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1394431A (en) | Multiprocessor data processing system | |
| FR1420448A (fr) | Systèmes de traitement de données numériques | |
| EP0208457A3 (en) | A processor array | |
| FR2386075A1 (fr) | Controleur de canal dans un systeme de traitement de donnees | |
| US3593317A (en) | Partitioning logic operations in a generalized matrix system | |
| SU972593A1 (ru) | Запоминающее устройство | |
| FR1495496A (fr) | Perfectionnements aux systèmes de transmission de données | |
| JPS56123069A (en) | Data processing device | |
| SU1182581A1 (ru) | Многоканальное мажоритарно-резервированное запоминающее устройство | |
| SU419894A1 (ru) | Вычислительная система | |
| SU983697A1 (ru) | Многоканальное устройство сопр жени с пам тью | |
| SU951315A1 (ru) | Устройство дл сопр жени процессора с многоблочной пам тью | |
| SU503245A1 (ru) | Цифрова система дл обработки данных | |
| SU760074A1 (ru) | Устройство для обмена информацией 1 | |
| GB1497676A (en) | Data processing systems | |
| SU1034038A1 (ru) | Приоритетное устройство с шифракцией адреса | |
| SU1714589A1 (ru) | Многовходовое последовательное суммирующее устройство | |
| SU760184A1 (ru) | Запоминающее устройство | |
| RU2006928C1 (ru) | Система коммутации вычислительных устройств | |
| SU423135A1 (ru) | Устройство для умножения и возведенияв степень | |
| SU362578A1 (ru) | Вычислительна система | |
| SU1411774A1 (ru) | Устройство дл оптимального решени системы линейных неравенств | |
| SU720510A1 (ru) | Ассоциативное запоминающее устройство | |
| SU987678A1 (ru) | Запоминающее устройство с переменным форматом данных | |
| SU424145A1 (ru) | Множительно-делительное устройство |