JPH05143633A - イソジオメトリツク形高速フーリエ変換実現方式 - Google Patents
イソジオメトリツク形高速フーリエ変換実現方式Info
- Publication number
- JPH05143633A JPH05143633A JP3334220A JP33422091A JPH05143633A JP H05143633 A JPH05143633 A JP H05143633A JP 3334220 A JP3334220 A JP 3334220A JP 33422091 A JP33422091 A JP 33422091A JP H05143633 A JPH05143633 A JP H05143633A
- Authority
- JP
- Japan
- Prior art keywords
- elements
- column
- columns
- bit
- linear vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
Abstract
(57)【要約】
【目的】 ベクトルプロセサにおけるイソジオメトリッ
ク形高速フーリエ変換の高速化を図る。 【構成】 イソジオメトリック形高速フーリエ変換を実
現する場合に必要な、要素番号をビット反転した要素と
の入れ換えを、２倍の配列領域を使用することによっ
て、２回の線形ベクトルロードおよびストアで行う。
ク形高速フーリエ変換の高速化を図る。 【構成】 イソジオメトリック形高速フーリエ変換を実
現する場合に必要な、要素番号をビット反転した要素と
の入れ換えを、２倍の配列領域を使用することによっ
て、２回の線形ベクトルロードおよびストアで行う。
Description
【０００１】
【産業上の利用分野】本発明はベクトル演算器を有する
計算機システム上で行われるイソジオメトリック形高速
フーリエ変換実現方式に関し、特に要素のビット反転要
素番号要素との入れ換え処理方式に関する。
計算機システム上で行われるイソジオメトリック形高速
フーリエ変換実現方式に関し、特に要素のビット反転要
素番号要素との入れ換え処理方式に関する。
【０００２】
【従来の技術】従来からベクトル演算器を有する計算機
システムにおいては、イソジオメトリック形高速フーリ
エ変換で要素のビット反転要素番号要素との入れ換え処
理が実施されている。図３は、従来の１６要素のビット
反転要素番号要素との入れ換えの第１の実例を示す説明
図である。図３（ａ）は元の配列を示し、図３（ｂ）は
ビット反転された要素番号要素と入れ換えられた配列を
示す。要素の入れ換えは、非線ロードストアを使って行
われている。
システムにおいては、イソジオメトリック形高速フーリ
エ変換で要素のビット反転要素番号要素との入れ換え処
理が実施されている。図３は、従来の１６要素のビット
反転要素番号要素との入れ換えの第１の実例を示す説明
図である。図３（ａ）は元の配列を示し、図３（ｂ）は
ビット反転された要素番号要素と入れ換えられた配列を
示す。要素の入れ換えは、非線ロードストアを使って行
われている。
【０００３】図３に示すように、非線形ベクトルロード
と線形ベクトルストアとを使用して、要素のビット反転
要素番号要素との入れ換え処理ではベクトル化が行われ
ている。この方法では、要素数が大きな場合に線形ベク
トルストアがバンクコンフリクトを起こすため、ストア
処理を非線形ベクトルストアで行う方法もある。また、
ビット反転の要素番号を求めるため、専用の命令を用意
する計算機システムもある。
と線形ベクトルストアとを使用して、要素のビット反転
要素番号要素との入れ換え処理ではベクトル化が行われ
ている。この方法では、要素数が大きな場合に線形ベク
トルストアがバンクコンフリクトを起こすため、ストア
処理を非線形ベクトルストアで行う方法もある。また、
ビット反転の要素番号を求めるため、専用の命令を用意
する計算機システムもある。
【０００４】図４は、１６要素のビット反転要素番号要
素との入れ換えの第２の実例を示す説明図である。図４
（ａ）は元の配列、図４（ｂ）は列の入れ換えをした配
列、図４（ｃ）は対称に入れ換えをした配列、図４
（ｄ）はビット反転された要素番号要素と入れ換えられ
た配列である。図４（ａ）から図４（ｂ）への変更は、
列番号をビット反転した列と列の入れ換えによるもので
ある。図４（ｂ）から図４（ｃ）への変更は、斜め軸に
対称に入れ換えをしたものである。図４（ｃ）から図４
（ｄ）への変更は、列番号をビット反転した列と列の入
れ換えによるものである。
素との入れ換えの第２の実例を示す説明図である。図４
（ａ）は元の配列、図４（ｂ）は列の入れ換えをした配
列、図４（ｃ）は対称に入れ換えをした配列、図４
（ｄ）はビット反転された要素番号要素と入れ換えられ
た配列である。図４（ａ）から図４（ｂ）への変更は、
列番号をビット反転した列と列の入れ換えによるもので
ある。図４（ｂ）から図４（ｃ）への変更は、斜め軸に
対称に入れ換えをしたものである。図４（ｃ）から図４
（ｄ）への変更は、列番号をビット反転した列と列の入
れ換えによるものである。
【０００５】図４では、要素を２次元の正方向配列に見
立てている。ここで、要素数が平方数ではない場合に
は、行数が列数の２倍の配列に見立てて、必要な処理を
２つに分けた正方配列に分けて行う。まず、元の配列
（図４（ａ））を列番号のビット反転された列番号の列
と入れ換え、図４（ｂ）に示す配列を得る。次に、斜め
軸に対称な要素と入れ換え、図４（ｃ）に示す配列を得
る。最後に、列番号をビット反転した列番号の列と入れ
換え、図４（ｄ）に示す配列を得る。これによって、要
素のビット反転要素番号要素との入れ換えが完成する。
以上の処理は、すべて線形ベクトルロードおよびストア
によって高速に行われる。
立てている。ここで、要素数が平方数ではない場合に
は、行数が列数の２倍の配列に見立てて、必要な処理を
２つに分けた正方配列に分けて行う。まず、元の配列
（図４（ａ））を列番号のビット反転された列番号の列
と入れ換え、図４（ｂ）に示す配列を得る。次に、斜め
軸に対称な要素と入れ換え、図４（ｃ）に示す配列を得
る。最後に、列番号をビット反転した列番号の列と入れ
換え、図４（ｄ）に示す配列を得る。これによって、要
素のビット反転要素番号要素との入れ換えが完成する。
以上の処理は、すべて線形ベクトルロードおよびストア
によって高速に行われる。
【０００６】
【発明が解決しようとする課題】解決しようとする問題
は、第１の実例において非線形ベクトルロードおよびス
トアが線形ベクトルロードおよびストアに比べて低速
で、かつバンクコンフリクトを起こしやすく、高速フー
リエ変換での実行時間が増大する点ならびにビット反転
の要素番号を求める為に専用の命令を用意した計算機シ
ステムでは、ハードウェアのコストが増大する点であ
る、第２の実例において２次元の入れ換えに３回の線形
ベクトルロードおよびストアが必要であり、第１の実例
より高速ではあるものの、十分に高速ではない点であ
る。
は、第１の実例において非線形ベクトルロードおよびス
トアが線形ベクトルロードおよびストアに比べて低速
で、かつバンクコンフリクトを起こしやすく、高速フー
リエ変換での実行時間が増大する点ならびにビット反転
の要素番号を求める為に専用の命令を用意した計算機シ
ステムでは、ハードウェアのコストが増大する点であ
る、第２の実例において２次元の入れ換えに３回の線形
ベクトルロードおよびストアが必要であり、第１の実例
より高速ではあるものの、十分に高速ではない点であ
る。
【０００７】
【課題を解決するための手段】本発明は、２回の線形ベ
クトルロードおよびストアのみを使用してアルゴリズム
を実現する点に特徴がある。
クトルロードおよびストアのみを使用してアルゴリズム
を実現する点に特徴がある。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明によるイソジオメトリック形高速フ
ーリエ変換実現方式の一実施例を示す説明図である。図
１は、要素のビット反転要素番号要素との入れ換えを実
現するアルゴリズムを示す。
る。図１は、本発明によるイソジオメトリック形高速フ
ーリエ変換実現方式の一実施例を示す説明図である。図
１は、要素のビット反転要素番号要素との入れ換えを実
現するアルゴリズムを示す。
【０００９】図２は、図１に示すアルゴリズムによる１
６要素のビット反転要素番号要素との入れ換えを示す説
明図である。図２（ａ）は元の配列、図２（ｂ）は要素
が対称に入れ換えられた配列、図２（ｃ）は要素がビッ
ト反転された要素番号要素と入れ換えられた配列であ
る。図２（ａ）から図２（ｂ）への変更は、列番号をビ
ット反転した列と列の入れ換えしをしながら斜め軸に対
称に入れ換えをするものである。これを、第１の手段で
行うものとする。図２（ｂ）から図２（ｃ）への変更
は、列番号をビット反転した列と列との入れ換えをしな
がら上につめるものである。これを、第２の手段で行う
ものとする。
６要素のビット反転要素番号要素との入れ換えを示す説
明図である。図２（ａ）は元の配列、図２（ｂ）は要素
が対称に入れ換えられた配列、図２（ｃ）は要素がビッ
ト反転された要素番号要素と入れ換えられた配列であ
る。図２（ａ）から図２（ｂ）への変更は、列番号をビ
ット反転した列と列の入れ換えしをしながら斜め軸に対
称に入れ換えをするものである。これを、第１の手段で
行うものとする。図２（ｂ）から図２（ｃ）への変更
は、列番号をビット反転した列と列との入れ換えをしな
がら上につめるものである。これを、第２の手段で行う
ものとする。
【００１０】本発明は、従来の第２の方法を改良したも
のである。元の配列を列番号のビット反転された列番号
の列との入れ換えおよび斜め軸に対称な要素との入れ換
えは、同時に１回の線形ベクトルロードおよび線形ベク
トルストアで行うことも可能である。しかし、この場合
に線形ベクトルストアではバンクコンフリクトが多発す
る。
のである。元の配列を列番号のビット反転された列番号
の列との入れ換えおよび斜め軸に対称な要素との入れ換
えは、同時に１回の線形ベクトルロードおよび線形ベク
トルストアで行うことも可能である。しかし、この場合
に線形ベクトルストアではバンクコンフリクトが多発す
る。
【００１１】本発明の方式では、図２に示すように２倍
の長方形の配列を使用し、それぞれの列の先頭が一要素
づつ下がるように線形ベクトルストアをする事によって
バンクコンフリクトを防ぎ、次の列番号をビット反転し
た列番号の列と入れ換え時に列の先頭を揃えることによ
って、２回の線形ベクトルロードおよびストアで高速に
入れ換え処理を完成させている。
の長方形の配列を使用し、それぞれの列の先頭が一要素
づつ下がるように線形ベクトルストアをする事によって
バンクコンフリクトを防ぎ、次の列番号をビット反転し
た列番号の列と入れ換え時に列の先頭を揃えることによ
って、２回の線形ベクトルロードおよびストアで高速に
入れ換え処理を完成させている。
【００１２】
【発明の効果】以上説明したように本発明は、新アルゴ
リズムを使用することにより、２回の線形ベクトルロー
ドおよびストアのみで実現されており、バンクコンフリ
クトの発生がなく、高速で特別な命令も要らないため、
ハードウェアのコストも低くなる利点がある。
リズムを使用することにより、２回の線形ベクトルロー
ドおよびストアのみで実現されており、バンクコンフリ
クトの発生がなく、高速で特別な命令も要らないため、
ハードウェアのコストも低くなる利点がある。
【図１】本発明による要素のビット反転要素番号要素と
の入れ換えの一実施例を示すアルゴリズムの説明図であ
る。
の入れ換えの一実施例を示すアルゴリズムの説明図であ
る。
【図２】本発明のアルゴリズムによる１６要素のビット
反転要素番号要素との入れ換えを示す説明図である。
反転要素番号要素との入れ換えを示す説明図である。
【図３】従来技術による１６要素のビット反転要素番号
要素との入れ換えの第１の実例を示す説明図である。
要素との入れ換えの第１の実例を示す説明図である。
【図４】従来技術による１６要素のビット反転要素番号
要素との入れ換えの第２の実例を示す説明図である。
要素との入れ換えの第２の実例を示す説明図である。
Claims (3)
- 【請求項１】 元の配列を列番号のビット反転した列番
号の列との入れ換えをしつつ斜め軸に対称な要素と入れ
換えるための第１の手段と、 列番号をビット反転した列番号の列と入れ換えるための
第２の手段とを備えたイソジオメトリック形高速フーリ
エ変換実現方式。 - 【請求項２】 前記第１の手段による処理の後に前記第
２の手段による処理を実施するように構成した請求項１
のイソジオメトリック形高速フーリエ変換実現方式。 - 【請求項３】 前記第１のおよび第２の手段による処理
は、要素を２次元の正方形に見立て、行数が列数の２倍
の配列に見立てて行う処理であるように構成した請求項
１のイソジオメトリック形高速フーリエ変換実現方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334220A JPH05143633A (ja) | 1991-11-22 | 1991-11-22 | イソジオメトリツク形高速フーリエ変換実現方式 |
| US07/978,948 US5329474A (en) | 1991-11-22 | 1992-11-23 | Element rearrangement method for fast Fourier transform |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334220A JPH05143633A (ja) | 1991-11-22 | 1991-11-22 | イソジオメトリツク形高速フーリエ変換実現方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143633A true JPH05143633A (ja) | 1993-06-11 |
Family
ID=18274898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3334220A Pending JPH05143633A (ja) | 1991-11-22 | 1991-11-22 | イソジオメトリツク形高速フーリエ変換実現方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5329474A (ja) |
| JP (1) | JPH05143633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021200A (ja) * | 2006-07-14 | 2008-01-31 | Fujitsu Ltd | データ位置変換装置およびデータ位置変換方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864838A (en) * | 1996-12-31 | 1999-01-26 | Cadence Design Systems, Inc. | System and method for reordering lookup table entries when table address bits are reordered |
| US5781903A (en) * | 1996-12-31 | 1998-07-14 | Cadence Design Systems, Inc. | System and method for reordering lookup table entries when table address bits are inverted |
| US6789097B2 (en) * | 2001-07-09 | 2004-09-07 | Tropic Networks Inc. | Real-time method for bit-reversal of large size arrays |
| US7047268B2 (en) * | 2002-03-15 | 2006-05-16 | Texas Instruments Incorporated | Address generators for mapping arrays in bit reversed order |
| EP2147369B1 (en) * | 2007-04-16 | 2011-09-07 | ST-Ericsson SA | Method of storing data, method of loading data and signal processor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
| US4823297A (en) * | 1986-12-12 | 1989-04-18 | Board Of Trustees Of The Leland Stanford Junior University | Digit-reversal method and apparatus for computer transforms |
| JPS6432378A (en) * | 1987-07-29 | 1989-02-02 | Nec Corp | Bit inverting and transposing system |
| JPH0795320B2 (ja) * | 1988-10-11 | 1995-10-11 | 日本電子株式会社 | 大容量高速フーリエ変換装置 |
-
1991
- 1991-11-22 JP JP3334220A patent/JPH05143633A/ja active Pending
-
1992
- 1992-11-23 US US07/978,948 patent/US5329474A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021200A (ja) * | 2006-07-14 | 2008-01-31 | Fujitsu Ltd | データ位置変換装置およびデータ位置変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5329474A (en) | 1994-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62208158A (ja) | マルチプロセツサシステム | |
| EP0263500B1 (en) | Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| JPH05143633A (ja) | イソジオメトリツク形高速フーリエ変換実現方式 | |
| JPS6285383A (ja) | ベクトルプロセツサ | |
| JPH0683856A (ja) | 高速フーリエ変換の要素入れ換え方法 | |
| JP3553376B2 (ja) | 並列画像処理プロセッサ | |
| JPH07210545A (ja) | 並列処理プロセッサ | |
| JPH06309349A (ja) | プログラム制御のプロセッサ | |
| CN114116012B (zh) | 基于混洗操作的fft码位反序算法向量化实现方法及装置 | |
| JP2852050B2 (ja) | 画像処理装置 | |
| US7503046B2 (en) | Method of obtaining interleave interval for two data values | |
| JP2910108B2 (ja) | ベクトルデータバッファ装置 | |
| JPS626373A (ja) | ベクトル制御方式 | |
| WO2018207883A1 (ja) | データ処理装置 | |
| JPH07239843A (ja) | 並列演算処理装置 | |
| CN115169553A (zh) | 一种可重构的稀疏神经网络加速器 | |
| JP4244619B2 (ja) | 画像データ処理装置 | |
| JPH06282563A (ja) | 高速フーリエ変換演算装置 | |
| JPS62273440A (ja) | 核磁気共鳴装置 | |
| JPH0721154A (ja) | ベクトル処理装置 | |
| JPS6136866A (ja) | メモリ装置 | |
| JPH0118456B2 (ja) | ||
| JPH03148730A (ja) | プロセスキュー処理方式 | |
| JPS60128529A (ja) | マ−ジ処理器 |