JPH0795320B2 - 大容量高速フーリエ変換装置 - Google Patents
大容量高速フーリエ変換装置Info
- Publication number
- JPH0795320B2 JPH0795320B2 JP63255461A JP25546188A JPH0795320B2 JP H0795320 B2 JPH0795320 B2 JP H0795320B2 JP 63255461 A JP63255461 A JP 63255461A JP 25546188 A JP25546188 A JP 25546188A JP H0795320 B2 JPH0795320 B2 JP H0795320B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- fourier transform
- external storage
- fast fourier
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、大容量のデータを２次元展開して高速フーリ
エ変換を行う大容量高速フーリエ変換装置に関する。
エ変換を行う大容量高速フーリエ変換装置に関する。
コンピュータを用いて高速フーリエ変換（FFT）をする
場合には、回転因子と呼ばれる複素係数を使用する。こ
の係数は、 のようにcos関数の実部とsin関数の虚部からなってい
る。ここで、ｎはFFTするデータ点数、ｋ＝０、……、
ｎ−１である。第11図は16ポイントのFFTバタフライ演
算（FFTの一演算単位）のアルゴリズムを示す図であ
り、バタフライ演算では、この第11図に示すようにステ
ージ１の左から右へ実行し、次いでステージ２、ステー
ジ３と進める。そして、回転因子もそれに従って同じ順
序で引用される。
場合には、回転因子と呼ばれる複素係数を使用する。こ
の係数は、 のようにcos関数の実部とsin関数の虚部からなってい
る。ここで、ｎはFFTするデータ点数、ｋ＝０、……、
ｎ−１である。第11図は16ポイントのFFTバタフライ演
算（FFTの一演算単位）のアルゴリズムを示す図であ
り、バタフライ演算では、この第11図に示すようにステ
ージ１の左から右へ実行し、次いでステージ２、ステー
ジ３と進める。そして、回転因子もそれに従って同じ順
序で引用される。
FFTを実行するプロセッサにおいて、フーリエ変換した
いデータを一度に処理できないことがある。ここでいう
フーリエ変換の処理とは、高速フーリエ変換とデータの
並び変え（ビット反転）を合わせた処理を意味してい
る。このフーリエ変換が一度に処理できない理由には、
プロセッサのメモリに一度にデータが入らない、プ
ロセッサの持つ高速フーリエ変換のための係数テーブル
（回転因子テーブル）が不充分である、の２つがある。
いデータを一度に処理できないことがある。ここでいう
フーリエ変換の処理とは、高速フーリエ変換とデータの
並び変え（ビット反転）を合わせた処理を意味してい
る。このフーリエ変換が一度に処理できない理由には、
プロセッサのメモリに一度にデータが入らない、プ
ロセッサの持つ高速フーリエ変換のための係数テーブル
（回転因子テーブル）が不充分である、の２つがある。
このようなデータをフーリエ変換する為には、データを
複雑にアクセスする必要があったり、必要な係数を順次
作成しながらバタフライ演算を行う必要があった。
複雑にアクセスする必要があったり、必要な係数を順次
作成しながらバタフライ演算を行う必要があった。
第12図は従来の大容量フーリエ変換におけるメモリの使
用と処理の内容を説明するための図である。
用と処理の内容を説明するための図である。
第12図において、データはFFT処理プロセッサの外に存
在している。したがって、ホストコンピュータがFFT処
理プロセッサとなる場合は、磁気ディスク装置のような
外部記憶装置に、また、ホストコンピュータ以外にFFT
処理プロセッサがある場合は、ホストコンピュータのメ
モリや磁気ディスク装置などの外部記憶装置にデータが
存在する。
在している。したがって、ホストコンピュータがFFT処
理プロセッサとなる場合は、磁気ディスク装置のような
外部記憶装置に、また、ホストコンピュータ以外にFFT
処理プロセッサがある場合は、ホストコンピュータのメ
モリや磁気ディスク装置などの外部記憶装置にデータが
存在する。
FFT処理プロセッサは、自身のメモリが小さいためにFFT
を行うことができないと、第12図に示すように可能なか
ぎりのデータをメモリから引っぱりそれに対してバタフ
ライ演算を行う。FFTの方法は、何段かのステージに分
かれて処理するため、この方法では各ステージに対し
て、Ｍ分割した場合、Ｍ回のデータの転送とバタフライ
演算が必要になる。
を行うことができないと、第12図に示すように可能なか
ぎりのデータをメモリから引っぱりそれに対してバタフ
ライ演算を行う。FFTの方法は、何段かのステージに分
かれて処理するため、この方法では各ステージに対し
て、Ｍ分割した場合、Ｍ回のデータの転送とバタフライ
演算が必要になる。
しかし、第12図に示すような複雑な処理になるとフーリ
エ変換が高速で実行できないという問題、あるいはこの
フーリエ変換のためだけにメモリを増設し、係数テーブ
ルを必要な大きさまで拡張しなければならないという問
題がある。これではコストパフォーマンスが悪くなる。
エ変換が高速で実行できないという問題、あるいはこの
フーリエ変換のためだけにメモリを増設し、係数テーブ
ルを必要な大きさまで拡張しなければならないという問
題がある。これではコストパフォーマンスが悪くなる。
例えば第12図に示す場合には、各ステージに対して、全
データ量を読み込み、書き込みを行うので、FFT全体で
は、 データ移動量＝２×全データ量×Ｎステージ の転送が行われる。したがって、ダブルバッファリング
などの手法を駆使してもスピードダウンはまぬがれな
い。
データ量を読み込み、書き込みを行うので、FFT全体で
は、 データ移動量＝２×全データ量×Ｎステージ の転送が行われる。したがって、ダブルバッファリング
などの手法を駆使してもスピードダウンはまぬがれな
い。
しかもバタフライ演算中に、必要な係数がテーブル中に
存在しない場合は、その都度係数発生器によって係数を
発生しなければならない。これもスピードダウンの原因
の一つである。
存在しない場合は、その都度係数発生器によって係数を
発生しなければならない。これもスピードダウンの原因
の一つである。
また、ビット反転処理は、FFTの結果を正しい順序に並
べる為に必要なものであり、この操作は、ｘ番目のデー
タ要素と、ビットＲ（ｘ）番目のデータ要素を入れ換え
ることを全データ要素に対して行うものである。データ
がホストコンピュータ上に存在する場合は、それによっ
てビット反転を行えばよいのであるからあまり問題はな
いが、データが磁気ディスクのような外部記憶に存在す
る場合は、かなりのスピードダウンとなる。なぜなら入
れ換えをすべき２つのデータ要素は、互いにビット反転
の関係の位置にあるため、いくつかのデータ要素のペア
をまとめて入れ換えることができないからである。すな
わち１回の転送命令で１つのデータ要素を移動しなけれ
ばならない。これはデータの転送のスピードを最低にし
てしまう。さらに外部記憶のデータ転送の最低量がある
場合、例えばＹデータ要素個の転送が最低であるなら、
１つのペアを入れ換えるのに、 無駄転送＝（Ｙ−１）×４ の無駄がおこる。これを全データ量に対して行うと、 となり、無駄な転送は処理のスピードダウンをまねくこ
とになる。
べる為に必要なものであり、この操作は、ｘ番目のデー
タ要素と、ビットＲ（ｘ）番目のデータ要素を入れ換え
ることを全データ要素に対して行うものである。データ
がホストコンピュータ上に存在する場合は、それによっ
てビット反転を行えばよいのであるからあまり問題はな
いが、データが磁気ディスクのような外部記憶に存在す
る場合は、かなりのスピードダウンとなる。なぜなら入
れ換えをすべき２つのデータ要素は、互いにビット反転
の関係の位置にあるため、いくつかのデータ要素のペア
をまとめて入れ換えることができないからである。すな
わち１回の転送命令で１つのデータ要素を移動しなけれ
ばならない。これはデータの転送のスピードを最低にし
てしまう。さらに外部記憶のデータ転送の最低量がある
場合、例えばＹデータ要素個の転送が最低であるなら、
１つのペアを入れ換えるのに、 無駄転送＝（Ｙ−１）×４ の無駄がおこる。これを全データ量に対して行うと、 となり、無駄な転送は処理のスピードダウンをまねくこ
とになる。
このように第12図に示した方法でも、大容量のフーリエ
変換が可能ではあるが、処理の速度は極めて遅くなると
いう問題がある。
変換が可能ではあるが、処理の速度は極めて遅くなると
いう問題がある。
そこで、本発明は、メモリの増設、係数テーブルの拡張
をすることなしに、データ全体がメモリ上に格納でき一
度にフーリエ変換するのとほぼ同等の速度で処理できる
大容量高速フーリエ変換方式を提供することを目的とす
るものである。
をすることなしに、データ全体がメモリ上に格納でき一
度にフーリエ変換するのとほぼ同等の速度で処理できる
大容量高速フーリエ変換方式を提供することを目的とす
るものである。
そのために本発明は、高速フーリエ変換処理プロセッサ
の外部記憶上に１次元データが存在し演算結果を出力す
るデータ領域を有する高速フーリエ変換処理システムに
おいて、ｎ個の１次元データをｎ＝N1×N2のマトリクス
データとして取り扱いN1データ点とN2データ点の列方向
と行方向に着目して２段階の高速フーリエ変換を行い、
それぞれのステップでの高速フーリエ変換実行後にビッ
ト反転して外部記憶に戻し、或いは第２ステップの演算
実行前に補正係数を掛けてフーリエ変換し、第１ステッ
プの処理データ軸方向、第２ステップの処理データ軸方
向にそれぞれビット反転して外部記憶に戻し、マトリク
スデータを転置することを特徴とし、それぞれのステッ
プでそれぞれのステップで高速フーリエ変換を実行して
外部記憶に戻し、そのマトリクスデータを転置してビッ
ト反転することを特徴とするものである。
の外部記憶上に１次元データが存在し演算結果を出力す
るデータ領域を有する高速フーリエ変換処理システムに
おいて、ｎ個の１次元データをｎ＝N1×N2のマトリクス
データとして取り扱いN1データ点とN2データ点の列方向
と行方向に着目して２段階の高速フーリエ変換を行い、
それぞれのステップでの高速フーリエ変換実行後にビッ
ト反転して外部記憶に戻し、或いは第２ステップの演算
実行前に補正係数を掛けてフーリエ変換し、第１ステッ
プの処理データ軸方向、第２ステップの処理データ軸方
向にそれぞれビット反転して外部記憶に戻し、マトリク
スデータを転置することを特徴とし、それぞれのステッ
プでそれぞれのステップで高速フーリエ変換を実行して
外部記憶に戻し、そのマトリクスデータを転置してビッ
ト反転することを特徴とするものである。
本発明の大容量高速フーリエ変換装置では、ｎ個の１次
元データをｎ＝N1×N2のマトリクスデータとして取り扱
いN1データ点とN2データ点の列方向と行方向に着目して
２段階の高速フーリエ変換を行い、第２ステップの演算
実行前に補正係数を掛けて高速フーリエ変換するので、
第１ステップ、第２ステップで効率よくデータ転送し、
データの転送量を減らすことができる。そして、第１ス
テップの処理データ軸方向、第２ステップの処理データ
軸方向にそれぞれビット反転してその２次元展開データ
を転置するので、処理の実行を高速で行うことができ
る。
元データをｎ＝N1×N2のマトリクスデータとして取り扱
いN1データ点とN2データ点の列方向と行方向に着目して
２段階の高速フーリエ変換を行い、第２ステップの演算
実行前に補正係数を掛けて高速フーリエ変換するので、
第１ステップ、第２ステップで効率よくデータ転送し、
データの転送量を減らすことができる。そして、第１ス
テップの処理データ軸方向、第２ステップの処理データ
軸方向にそれぞれビット反転してその２次元展開データ
を転置するので、処理の実行を高速で行うことができ
る。
以下、図面を参照しつつ実施例を説明する。
第１図はデータの２次元展開のアルゴリズムを示す図、
第２図は大容量フーリエ変換の処理の流れを示す図であ
る。
第２図は大容量フーリエ変換の処理の流れを示す図であ
る。
本発明は、汎用コンピュータ、アレイプロセッサその他
のあらゆる型式のFFT処理プロセッサとそれに対する外
部記憶装置（磁気ディスク、ホストコンピュータのメモ
リなど）の組み合わせに対して有効である。そして、本
発明の概念は、できる限りデータの転送量を減らし、デ
ータの無駄な転送をなくし、係数テーブルにない係数は
使用しないということである。これを実現するため、直
列に並んだデータをマトリクスデータとして扱い処理す
る方法を提案し、これを２次元展開法と呼称する。
のあらゆる型式のFFT処理プロセッサとそれに対する外
部記憶装置（磁気ディスク、ホストコンピュータのメモ
リなど）の組み合わせに対して有効である。そして、本
発明の概念は、できる限りデータの転送量を減らし、デ
ータの無駄な転送をなくし、係数テーブルにない係数は
使用しないということである。これを実現するため、直
列に並んだデータをマトリクスデータとして扱い処理す
る方法を提案し、これを２次元展開法と呼称する。
まず、前提として、第１図に示すようにｎ個のデータ要
素が直列に並んだ１次元のデータが外部記憶装置に存在
し、これに対して最大ｍ個（ｎ＞ｍ）のデータ要素のデ
ータまでフーリエ変換できるプロセッサが存在するもの
とする。これを第１図に示すようにｎ＝N1×N2、N1≦
ｍ、N2≦ｍマトリクスデータとして取り扱う。これは単
に解釈するだけであって、各データ要素が存在する外部
記憶装置上の実際のアドレスは変更しなくてもよい。
素が直列に並んだ１次元のデータが外部記憶装置に存在
し、これに対して最大ｍ個（ｎ＞ｍ）のデータ要素のデ
ータまでフーリエ変換できるプロセッサが存在するもの
とする。これを第１図に示すようにｎ＝N1×N2、N1≦
ｍ、N2≦ｍマトリクスデータとして取り扱う。これは単
に解釈するだけであって、各データ要素が存在する外部
記憶装置上の実際のアドレスは変更しなくてもよい。
このように解釈した上で、FFTの処理を行うが、この時
バタフライ演算のステージ数には、 ステージ数 ＝log2ｎ＝log2N1＋log2N2 の関係がある。このように本来log2ｎのステージを一度
にFFTすべきものを、log2N1とlog2N2のステージに分割
してFFTをするのが本発明の特徴であり、それぞれ第１
ステップFFT、第２ステップFFTと呼ぶ。
バタフライ演算のステージ数には、 ステージ数 ＝log2ｎ＝log2N1＋log2N2 の関係がある。このように本来log2ｎのステージを一度
にFFTすべきものを、log2N1とlog2N2のステージに分割
してFFTをするのが本発明の特徴であり、それぞれ第１
ステップFFT、第２ステップFFTと呼ぶ。
このFFTを実行する処理の流れを示したのが第２図であ
り、３つの処理部分に大別できる。１つは第１ステップ
のFFTの実行、続いてデータの補正と第２ステップのFFT
の実行、最後はマトリクスデータを転置することで全体
のデータのビット反転を行う部分である。
り、３つの処理部分に大別できる。１つは第１ステップ
のFFTの実行、続いてデータの補正と第２ステップのFFT
の実行、最後はマトリクスデータを転置することで全体
のデータのビット反転を行う部分である。
第２図では、第１ステップのNIデータ点のFFT、第２ス
テップのN2データ点のFFTの際にそれぞれビット反転を
し、最後にマトリクスデータを転置することで全体のビ
ット反転を行っているが、この方法の変形として、次の
２つがある。
テップのN2データ点のFFTの際にそれぞれビット反転を
し、最後にマトリクスデータを転置することで全体のビ
ット反転を行っているが、この方法の変形として、次の
２つがある。
（１）ビット反転をしないで、第１、第２ステップのFF
Tを行ったデータに対し、縦方向、横方向のビット反転
を行った上で、マトリクスデータを転置する。
Tを行ったデータに対し、縦方向、横方向のビット反転
を行った上で、マトリクスデータを転置する。
（２）外部記憶としてホストコンピュータのメモリが使
用されている場合、FFT時にはビット反転をしないで、
最後にホストコンピュータでデータ全体をビット反転す
る。
用されている場合、FFT時にはビット反転をしないで、
最後にホストコンピュータでデータ全体をビット反転す
る。
第３図は第１ステップFFTにおけるメモリ使用とデータ
転送の概念を示す図である。
転送の概念を示す図である。
第１ステップFFTでは、データを第３図に示す斜線部の
ようにcycle（＝N2/x）分割する。そしてそれぞれ分割
部に対して次の処理を行う。外部記憶上のデータをｘデ
ータ要素ずつ、N2データ要素おきにN1回転送する。これ
により１つの分割部がFFTプロセッサのメモリ上に移動
する。この時、N2データ要素おきに並んでいたデータを
メモリ上で連続するようにすると（分割部の転置）FFT
が容易になる。そこで、FFTプロセッサ上のｘ個のN1デ
ータに対して、N1データのFFTとビット反転を実行す
る。これはFFTプロセッサの同一メモリを用いて実行す
る。このFFTの終了した分割部は、その分割部がもとも
と存在していた場所か、別のデータ領域の対応した場所
へ返す。
ようにcycle（＝N2/x）分割する。そしてそれぞれ分割
部に対して次の処理を行う。外部記憶上のデータをｘデ
ータ要素ずつ、N2データ要素おきにN1回転送する。これ
により１つの分割部がFFTプロセッサのメモリ上に移動
する。この時、N2データ要素おきに並んでいたデータを
メモリ上で連続するようにすると（分割部の転置）FFT
が容易になる。そこで、FFTプロセッサ上のｘ個のN1デ
ータに対して、N1データのFFTとビット反転を実行す
る。これはFFTプロセッサの同一メモリを用いて実行す
る。このFFTの終了した分割部は、その分割部がもとも
と存在していた場所か、別のデータ領域の対応した場所
へ返す。
第４図は第２ステップFFTにおけるメモリ使用とデータ
転送の概念を示す図、第５図は補正係数とデータ要素と
の対応を示す図である。
転送の概念を示す図、第５図は補正係数とデータ要素と
の対応を示す図である。
第２ステップFFTでは、データを第４図に示す斜線部の
ようにcycle（＝N1/y）分割する。そしてそれぞれ分割
部に対して次の処理を行う。まず、外部記憶上のデータ
をｙ×N2データ要素FFTプロセッサのメモリへ転送す
る。FFTプロセッサ上にはｙ個のN2データが連続して存
在する。ｙ個のデータ１つずつに対して、必要な補正係
数をメモリ上に作成し、それをN2データに掛ける。そし
てN2データのFFTとビット反転を行う。ｙ個すべてを処
理したデータは外部記憶上の同一位置へもどす。なお、
別のデータ領域に対応した場所でもよい。
ようにcycle（＝N1/y）分割する。そしてそれぞれ分割
部に対して次の処理を行う。まず、外部記憶上のデータ
をｙ×N2データ要素FFTプロセッサのメモリへ転送す
る。FFTプロセッサ上にはｙ個のN2データが連続して存
在する。ｙ個のデータ１つずつに対して、必要な補正係
数をメモリ上に作成し、それをN2データに掛ける。そし
てN2データのFFTとビット反転を行う。ｙ個すべてを処
理したデータは外部記憶上の同一位置へもどす。なお、
別のデータ領域に対応した場所でもよい。
第２ステップFFTにおいて、どのような補正係数を掛け
るかを示したのが第５図である。この補正係数は、第１
ステップの時にビット反転を行った場合のもので、ビッ
ト反転を行わなかった場合は順序が変わる。補正係数は
各データ要素にそれぞれ１つ必要であり、第５図に示す
補正係数は常時もっているのではなく、先に述べたよう
に必要な時、必要なだけ発生していく。第５図におい
て、Wn i・lは次の意味を持つ。
るかを示したのが第５図である。この補正係数は、第１
ステップの時にビット反転を行った場合のもので、ビッ
ト反転を行わなかった場合は順序が変わる。補正係数は
各データ要素にそれぞれ１つ必要であり、第５図に示す
補正係数は常時もっているのではなく、先に述べたよう
に必要な時、必要なだけ発生していく。第５図におい
て、Wn i・lは次の意味を持つ。
逆フーリエ変換の時はこの共役複素数となる。
第６図はマトリクスデータの転置の際のデータの移動を
示す図である。N2＝N1の時は同一データ領域内で転置可
能であるが、N2≠N1の時は別のデータ領域へのデータの
移動を伴わないと高速で転置できない。FFTプロセッサ
に対する外部記憶が磁気ディスクのようなものの場合一
度処理の中心となるホストコンピュータのメモリに移し
た後、再度外部記憶にもどす。この時ホストコンピュー
タのメモリ上を利用して、マトリクスデータを転置す
る。また全データがホストコンピュータに入らない場合
は、第１ステップ・第２ステップのFFTと同様に、分割
し処理をする。また外部記憶がホストコンピュータのメ
モリである場合はそのメモリ内で転置を行えばよい。
示す図である。N2＝N1の時は同一データ領域内で転置可
能であるが、N2≠N1の時は別のデータ領域へのデータの
移動を伴わないと高速で転置できない。FFTプロセッサ
に対する外部記憶が磁気ディスクのようなものの場合一
度処理の中心となるホストコンピュータのメモリに移し
た後、再度外部記憶にもどす。この時ホストコンピュー
タのメモリ上を利用して、マトリクスデータを転置す
る。また全データがホストコンピュータに入らない場合
は、第１ステップ・第２ステップのFFTと同様に、分割
し処理をする。また外部記憶がホストコンピュータのメ
モリである場合はそのメモリ内で転置を行えばよい。
データは２次元展開で解釈していたが、ここで再度１次
元のデータであると解釈しなおせば、大容量高速フーリ
エ変換は完結する。したがって、データのアドレスは一
切変更しないでもよいことはいうまでもない。
元のデータであると解釈しなおせば、大容量高速フーリ
エ変換は完結する。したがって、データのアドレスは一
切変更しないでもよいことはいうまでもない。
次に、例えば４ポイントしかFFTできないプロセッサを
用い、16ポイントのFFTを行う場合を考える。
用い、16ポイントのFFTを行う場合を考える。
第７図は16ポイントと４ポイントとの回転因子の関係を
示す図、第８図は16ポイントのデータを４×４の2Dとし
て扱った場合のバタフライのアルゴリズムを示す図、第
９図はベクトル化の処理の流れを示す図である。
示す図、第８図は16ポイントのデータを４×４の2Dとし
て扱った場合のバタフライのアルゴリズムを示す図、第
９図はベクトル化の処理の流れを示す図である。
４ポイントしかFFTできないプロセッサを用い、16ポイ
ントのFFTを可能にするアルゴリズムの中心をなすの
は、FFTを如何に効率の良い型でDFT（離散フーリエ変
換）にレベルダウンするかである。基本概念としては、
16ポイントのデータをｘ×ｙ＝16となる２次元のデータ
として取り扱い、ｘ方向、ｙ方向についてそれぞれ別個
に４ポイントFFTを行ってそれらの間をDFTで結合するこ
とにより16ポイントのフーリエ変換を可能にする。
ントのFFTを可能にするアルゴリズムの中心をなすの
は、FFTを如何に効率の良い型でDFT（離散フーリエ変
換）にレベルダウンするかである。基本概念としては、
16ポイントのデータをｘ×ｙ＝16となる２次元のデータ
として取り扱い、ｘ方向、ｙ方向についてそれぞれ別個
に４ポイントFFTを行ってそれらの間をDFTで結合するこ
とにより16ポイントのフーリエ変換を可能にする。
そこで、16ポイントと４ポイントの回転因子WN kの関係
を見ると、第７図から明らかなように、 W16 0＝W4 0 W16 4＝W4 1 W16 8＝W4 2 W16 12＝W4 3 となる。また、16ポイントのデータを４×４の2Dとして
扱った場合のバタフライ演算は第８図に示すようにな
り、第11図に示した16ポイントのバタフライ演算と比較
すると、ａ部（ｙ方向のFFT）は、W16 4＝W4 1であるの
で、計算結果のＥは全く等しい。よって、注目する部分
はｂ部であり、これによりＥに作用させるDFTの回転因
子ベクトルＲを決定することができる。
を見ると、第７図から明らかなように、 W16 0＝W4 0 W16 4＝W4 1 W16 8＝W4 2 W16 12＝W4 3 となる。また、16ポイントのデータを４×４の2Dとして
扱った場合のバタフライ演算は第８図に示すようにな
り、第11図に示した16ポイントのバタフライ演算と比較
すると、ａ部（ｙ方向のFFT）は、W16 4＝W4 1であるの
で、計算結果のＥは全く等しい。よって、注目する部分
はｂ部であり、これによりＥに作用させるDFTの回転因
子ベクトルＲを決定することができる。
まず、ｂ部のαについて注目し、それぞれのバタフライ
を分解すると、 16ポイントより C0＝E0＋E4W16 0＋E8W16 0＋E12W16 0W16 0 C8＝E0−E4W16 0＋E8W16 0−E12W16 0W16 0 C4＝E0＋E4W16 4−E8W16 0−E12W16 0W16 4 C12＝E0−E4W16 4−E8W16 0＋E12W16 0W16 4 ……（１） ４×４ポイントより C0＝E0＋E4W4 0＋E8W4 0＋E12W4 0W4 0 C8＝E0−E4W4 0＋E8W4 0−E12W4 0W4 0 C4＝E0＋E4W4 1−E8W4 0−E12W4 0W4 1 C12＝E0−E4W4 1−E8W4 0＋E12W4 0W4 1 ……（１）′ となる。そこで、式（１）と（１）′をW16 kとW4 kの関
係を考慮に入れて比較すると、それらは全く等しい。よ
って、次の関係が得られる。
を分解すると、 16ポイントより C0＝E0＋E4W16 0＋E8W16 0＋E12W16 0W16 0 C8＝E0−E4W16 0＋E8W16 0−E12W16 0W16 0 C4＝E0＋E4W16 4−E8W16 0−E12W16 0W16 4 C12＝E0−E4W16 4−E8W16 0＋E12W16 0W16 4 ……（１） ４×４ポイントより C0＝E0＋E4W4 0＋E8W4 0＋E12W4 0W4 0 C8＝E0−E4W4 0＋E8W4 0−E12W4 0W4 0 C4＝E0＋E4W4 1−E8W4 0−E12W4 0W4 1 C12＝E0−E4W4 1−E8W4 0＋E12W4 0W4 1 ……（１）′ となる。そこで、式（１）と（１）′をW16 kとW4 kの関
係を考慮に入れて比較すると、それらは全く等しい。よ
って、次の関係が得られる。
E0＝E0′、E4＝E1′ E8＝E2′、E12＝E3′ 次にｂ部のβについて注目し、それぞれのバタフライを
分解すると、 16ポイントより C2＝E2＋E6W16 2＋E10W16 4＋E14W16 4W16 2 C10＝E2−E6W16 2＋E10W16 4−E14W16 4W16 2 C6＝E2＋E6W16 6−E10W16 4−E14W16 4W16 6 C14＝E2−E6W16 6−E10W16 4＋E14W16 4W16 6 ……（２） ４×４ポイントより C2＝E2＋E6W4 0＋E10W4 0＋E14W4 0W4 0 C10＝E2−E6W4 0＋E10W4 0−E14W4 0W4 0 C6＝E2＋E6W4 1−E10W4 0−E14W4 0W4 1 C14＝E2−E6W4 1−E10W4 0＋E14W4 0W4 1 ……（２）′ となる。そこで、式（２）と（２）′をW16 kとW4 kの関
係を考慮に入れて比較すると、式（２）と（２）′の結
果が等しくなるためには、次の関係が成立しなければな
らない。
分解すると、 16ポイントより C2＝E2＋E6W16 2＋E10W16 4＋E14W16 4W16 2 C10＝E2−E6W16 2＋E10W16 4−E14W16 4W16 2 C6＝E2＋E6W16 6−E10W16 4−E14W16 4W16 6 C14＝E2−E6W16 6−E10W16 4＋E14W16 4W16 6 ……（２） ４×４ポイントより C2＝E2＋E6W4 0＋E10W4 0＋E14W4 0W4 0 C10＝E2−E6W4 0＋E10W4 0−E14W4 0W4 0 C6＝E2＋E6W4 1−E10W4 0−E14W4 0W4 1 C14＝E2−E6W4 1−E10W4 0＋E14W4 0W4 1 ……（２）′ となる。そこで、式（２）と（２）′をW16 kとW4 kの関
係を考慮に入れて比較すると、式（２）と（２）′の結
果が等しくなるためには、次の関係が成立しなければな
らない。
E2＝E8′ E6＝E9′・W16 2 E10＝E10′・W16 4 E14＝E11′・W16 6 また、ｂ部のγ、δについても同様のことを行うと、 E1＝E4′ E5＝E5′・W16 1 E9＝E6′・W16 2 E13＝E7′・W16 3 E3＝E12′ E7＝E13′・W16 3 E11＝E14′・W16 6 E15＝E15′・W16 9 これより、ベクトルＲは、 （1,1,1,1,1,W16 2，W16 2，W16 4，W16 6,1,W16 1，W16 2，W
16 3,1,W16 3，W16 6，W16 9） と決定できる。
16 3,1,W16 3，W16 6，W16 9） と決定できる。
よく見ると、これは、４ポイントDFTの際に作用する回
転因子の行列のW4 kをW16 kに置き換え、４ポイント（２
ビット）のビット反転をその行列の行に作用させ、ベク
トル化したものに等しい。これを図示したのが第９図で
ある。この方法を適用すれば大きなデータのフーリエ変
換が可能となる。
転因子の行列のW4 kをW16 kに置き換え、４ポイント（２
ビット）のビット反転をその行列の行に作用させ、ベク
トル化したものに等しい。これを図示したのが第９図で
ある。この方法を適用すれば大きなデータのフーリエ変
換が可能となる。
第10図は本発明に適用される大容量高速フーリエ変換シ
ステムのハードウェア構成例を示す図である。同図
（ａ）はFFTプロセッサ１とデータの存在する外部記憶
２との組み合わせた構成例を示し、同図（ｂ）はホスト
コンピュータ３と補助プロセッサ４がFFTプロセッサと
なり、これにデータの存在する外部記憶５を組み合わせ
た構成例を示し、同図（ｃ）はホストコンピュータ６の
メモリや外部記憶にデータが存在し、ホストコンピュー
タ６以外の補助プロセッサ７をFFTプロセッサとして備
えた構成例を示す。
ステムのハードウェア構成例を示す図である。同図
（ａ）はFFTプロセッサ１とデータの存在する外部記憶
２との組み合わせた構成例を示し、同図（ｂ）はホスト
コンピュータ３と補助プロセッサ４がFFTプロセッサと
なり、これにデータの存在する外部記憶５を組み合わせ
た構成例を示し、同図（ｃ）はホストコンピュータ６の
メモリや外部記憶にデータが存在し、ホストコンピュー
タ６以外の補助プロセッサ７をFFTプロセッサとして備
えた構成例を示す。
以上の説明から明らかなように、本発明によれば、FFT
とビット反転を含めても転送するデータ量は、 データ移動量＝２×全データ量×３ でよい。したがって、第12図で説明した従来の方法に比
べて転送するデータ量は非常に少なくなり、処理は高速
で実行できる。処理に際してダブルバッファリングの技
法を使用すればこの処理法の効果をさらに向上させるこ
とができる。しかも、FFT処理プロセッサのメモリの不
足、能力の不足による大容量データのフーリエ変換のス
ピードダウンを解決し、FFT処理プロセッサのメモリを
増設しないで大容量データのフーリエ変換が高速で実行
できるので、コストパフォーマンスに優れたシステムが
提供できる。
とビット反転を含めても転送するデータ量は、 データ移動量＝２×全データ量×３ でよい。したがって、第12図で説明した従来の方法に比
べて転送するデータ量は非常に少なくなり、処理は高速
で実行できる。処理に際してダブルバッファリングの技
法を使用すればこの処理法の効果をさらに向上させるこ
とができる。しかも、FFT処理プロセッサのメモリの不
足、能力の不足による大容量データのフーリエ変換のス
ピードダウンを解決し、FFT処理プロセッサのメモリを
増設しないで大容量データのフーリエ変換が高速で実行
できるので、コストパフォーマンスに優れたシステムが
提供できる。
第１図はデータの２次元展開のアルゴリズムを示す図、
第２図は大容量フーリエ変換の処理の流れを示す図、第
３図は第１ステップFFTにおけるメモリ使用とデータ転
送の概念を示す図、第４図は第２ステップFFTにおける
メモリ使用とデータ転送の概念を示す図、第５図は補正
係数とデータ要素との対応を示す図、第６図はマトリク
スデータの転置の際のデータの移動を示す図、第７図は
16ポイントと４ポイントとの回転因子の関係を示す図、
第８図は16ポイントのデータを４×４の2Dとして扱った
場合のバタフライのアルゴリズムを示す図、第９図はベ
クトル化の処理の流れを示す図、第10図は本発明に適用
される大容量高速フーリエ変換システムのハードウェア
構成例を示す図、第11図は16ポイントのFFTバタフライ
演算のアルゴリズムを示す図、第12図は従来の大容量フ
ーリエ変換におけるメモリの使用と処理の内容を説明す
るための図である。
第２図は大容量フーリエ変換の処理の流れを示す図、第
３図は第１ステップFFTにおけるメモリ使用とデータ転
送の概念を示す図、第４図は第２ステップFFTにおける
メモリ使用とデータ転送の概念を示す図、第５図は補正
係数とデータ要素との対応を示す図、第６図はマトリク
スデータの転置の際のデータの移動を示す図、第７図は
16ポイントと４ポイントとの回転因子の関係を示す図、
第８図は16ポイントのデータを４×４の2Dとして扱った
場合のバタフライのアルゴリズムを示す図、第９図はベ
クトル化の処理の流れを示す図、第10図は本発明に適用
される大容量高速フーリエ変換システムのハードウェア
構成例を示す図、第11図は16ポイントのFFTバタフライ
演算のアルゴリズムを示す図、第12図は従来の大容量フ
ーリエ変換におけるメモリの使用と処理の内容を説明す
るための図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−262759（ＪＰ，Ａ) 特開 昭62−37776（ＪＰ，Ａ) 特開 昭54−16951（ＪＰ，Ａ)
Claims (3)
- 【請求項１】ｎ個（ｎは正の整数）のデータ要素が直列
に並んだ１次元データを格納する外部記憶手段と、 ｍ個（ｍは正の整数でｍ＜ｎ）のデータ要素までフーリ
エ変換を行うことができ、前記ｎ個の１次元データをｎ
＝N1×N2（N1、N2は正の整数で、N1、N2≦ｍ）のマトリ
クスデータとして取り扱いN1データ点の列方向に着目し
て前記外部記憶手段からデータ要素を読み出して高速フ
ーリエ変換を行った後ビット反転して前記外部記憶手段
に戻し、同様にN2データ点の行方向に着目して前記外部
記憶手段からデータ要素を読み出して高速フーリエ変換
を行った後ビット反転して前記外部記憶手段に戻すこと
によって２段階の高速フーリエ変換を行う高速フーリエ
変換処理手段と を備え、さらに該高速フーリエ変換処理手段は、それぞ
れの高速フーリエ変換実行後にビット反転して戻した前
記外部記憶装置のマトリクスデータを転置するように構
成したことを特徴とする大容量高速フーリエ変換装置。 - 【請求項２】ｎ個（ｎは正の整数）のデータ要素が直列
に並んだ１次元データを格納する外部記憶手段と、 ｍ個（ｍは正の整数でｍ＜ｎ）のデータ要素までフーリ
エ変換を行うことができ、前記ｎ個の１次元データをｎ
＝N1×N2（N1、N2は正の整数で、N1、N2≦ｍ）のマトリ
クスデータとして取り扱いN1データ点の列方向に着目し
て前記外部記憶手段からデータ要素を読み出して高速フ
ーリエ変換を行って前記外部記憶手段に戻し、同様にN2
データ点の行方向に着目して前記外部記憶手段からデー
タ要素を読み出して高速フーリエ変換を行って前記外部
記憶手段に戻すことによって２段階の高速フーリエ変換
を行う高速フーリエ変換処理手段と を備え、さらに該高速フーリエ変換処理手段は、第１ス
テップでは演算実行後の処理データ軸方向にビット反転
して前記外部記憶手段に戻し、第２ステップでは演算実
行前に補正係数を掛けてフーリエ変換した後の処理デー
タ軸方向にビット反転して前記外部記憶手段に戻し、し
かる後前記外部記憶装置のマトリクスデータを転置する
ように構成したことを特徴とする大容量高速フーリエ変
換装置。 - 【請求項３】ｎ個（ｎは正の整数）のデータ要素が直列
に並んだ１次元データを格納する外部記憶手段と、 ｍ個（ｍは正の整数でｍ＜ｎ）のデータ要素までフーリ
エ変換を行うことができ、前記ｎ個の１次元データをｎ
＝N1×N2（N1、N2は正の整数で、N1、N2≦ｍ）のマトリ
クスデータとして取り扱いN1データ点の列方向に着目し
て前記外部記憶手段からデータ要素を読み出して高速フ
ーリエ変換を行って前記外部記憶手段に戻し、同様にN2
データ点の行方向に着目して前記外部記憶手段からデー
タ要素を読み出して高速フーリエ変換を行って前記外部
記憶手段に戻すことによって２段階の高速フーリエ変換
を行う高速フーリエ変換処理手段と を備え、さらに該高速フーリエ変換処理手段は、２段階
の高速フーリエ変換を行った後の前記外部記憶装置のマ
トリクスデータを転置してビット反転するように構成し
たことを特徴とする大容量高速フーリエ変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255461A JPH0795320B2 (ja) | 1988-10-11 | 1988-10-11 | 大容量高速フーリエ変換装置 |
| US07/419,088 US4977533A (en) | 1988-10-11 | 1989-10-10 | Method for operating an FFT processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255461A JPH0795320B2 (ja) | 1988-10-11 | 1988-10-11 | 大容量高速フーリエ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101574A JPH02101574A (ja) | 1990-04-13 |
| JPH0795320B2 true JPH0795320B2 (ja) | 1995-10-11 |
Family
ID=17279088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255461A Expired - Fee Related JPH0795320B2 (ja) | 1988-10-11 | 1988-10-11 | 大容量高速フーリエ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4977533A (ja) |
| JP (1) | JPH0795320B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0535244B1 (en) * | 1991-04-18 | 1999-06-23 | Sharp Kabushiki Kaisha | Quasi radix-16 processor and method |
| JPH05143633A (ja) * | 1991-11-22 | 1993-06-11 | Nec Corp | イソジオメトリツク形高速フーリエ変換実現方式 |
| JP3821316B2 (ja) * | 1996-08-06 | 2006-09-13 | ソニー株式会社 | 演算装置および方法 |
| SE509108C2 (sv) * | 1997-01-15 | 1998-12-07 | Ericsson Telefon Ab L M | Förfarande och anordning för beräkning av FFT |
| KR100201946B1 (ko) * | 1997-03-19 | 1999-06-15 | 윤종용 | Fft 망의 첵섬 계산장치 및 방법 |
| US6088714A (en) * | 1998-07-27 | 2000-07-11 | Agilent Technologies | Mechanism for calculating one-dimensional fast fourier transforms |
| US6609140B1 (en) * | 1999-11-30 | 2003-08-19 | Mercury Computer Systems, Inc. | Methods and apparatus for fast fourier transforms |
| US6975679B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US7020788B2 (en) | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US6985986B2 (en) | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
| US6952711B2 (en) | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| US7467178B2 (en) | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US6934728B2 (en) | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US6976158B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US6601160B2 (en) | 2001-06-01 | 2003-07-29 | Microchip Technology Incorporated | Dynamically reconfigurable data space |
| US6552625B2 (en) | 2001-06-01 | 2003-04-22 | Microchip Technology Inc. | Processor with pulse width modulation generator with fault input prioritization |
| US20020184566A1 (en) | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US6604169B2 (en) | 2001-06-01 | 2003-08-05 | Microchip Technology Incorporated | Modulo addressing based on absolute offset |
| US6728856B2 (en) | 2001-06-01 | 2004-04-27 | Microchip Technology Incorporated | Modified Harvard architecture processor having program memory space mapped to data memory space |
| US7003543B2 (en) | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US6937084B2 (en) | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US7007172B2 (en) | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US6552567B1 (en) | 2001-09-28 | 2003-04-22 | Microchip Technology Incorporated | Functional pathway configuration at a system/IC interface |
| US7047268B2 (en) * | 2002-03-15 | 2006-05-16 | Texas Instruments Incorporated | Address generators for mapping arrays in bit reversed order |
| US8229014B2 (en) * | 2005-03-11 | 2012-07-24 | Qualcomm Incorporated | Fast fourier transform processing in an OFDM system |
| US8266196B2 (en) * | 2005-03-11 | 2012-09-11 | Qualcomm Incorporated | Fast Fourier transform twiddle multiplication |
| EP3667522A4 (en) * | 2017-08-07 | 2020-10-14 | Nec Corporation | RAPID FOURIER TRANSFORMATION DEVICE, DATA SORTING PROCESSING DEVICE, RAPID FOURIER TRANSFORMATION PROCESSING, AND PROGRAM RECORDING MEDIA |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416951A (en) * | 1977-07-07 | 1979-02-07 | Nec Corp | Two-dimensional digital hgh-speed fourier converter |
| US4534009A (en) * | 1982-05-10 | 1985-08-06 | The United States Of America As Represented By The Secretary Of The Navy | Pipelined FFT processor |
| US4689762A (en) * | 1984-09-10 | 1987-08-25 | Sanders Associates, Inc. | Dynamically configurable fast Fourier transform butterfly circuit |
| JPS6237776A (ja) * | 1985-08-13 | 1987-02-18 | Yaskawa Electric Mfg Co Ltd | 高速フ−リエ変換装置 |
| US4764974A (en) * | 1986-09-22 | 1988-08-16 | Perceptics Corporation | Apparatus and method for processing an image |
| US4821224A (en) * | 1986-11-03 | 1989-04-11 | Microelectronics Center Of N.C. | Method and apparatus for processing multi-dimensional data to obtain a Fourier transform |
| US4791598A (en) * | 1987-03-24 | 1988-12-13 | Bell Communications Research, Inc. | Two-dimensional discrete cosine transform processor |
| JPS63262759A (ja) * | 1987-04-20 | 1988-10-31 | Oki Electric Ind Co Ltd | 高速フ−リエ変換方法 |
| US4868776A (en) * | 1987-09-14 | 1989-09-19 | Trw Inc. | Fast fourier transform architecture using hybrid n-bit-serial arithmetic |
-
1988
- 1988-10-11 JP JP63255461A patent/JPH0795320B2/ja not_active Expired - Fee Related
-
1989
- 1989-10-10 US US07/419,088 patent/US4977533A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02101574A (ja) | 1990-04-13 |
| US4977533A (en) | 1990-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795320B2 (ja) | 大容量高速フーリエ変換装置 | |
| US6901422B1 (en) | Matrix multiplication in a vector processing system | |
| US4821224A (en) | Method and apparatus for processing multi-dimensional data to obtain a Fourier transform | |
| US20030088600A1 (en) | Matrix transposition in a computer system | |
| US7640284B1 (en) | Bit reversal methods for a parallel processor | |
| US7844630B2 (en) | Method and structure for fast in-place transformation of standard full and packed matrix data formats | |
| GB2168509A (en) | Matrix-vector multiplication processor | |
| US20050278405A1 (en) | Fourier transform processor | |
| US20180373677A1 (en) | Apparatus and Methods of Providing Efficient Data Parallelization for Multi-Dimensional FFTs | |
| US6728742B1 (en) | Data storage patterns for fast fourier transforms | |
| Inda et al. | A simple and efficient parallel FFT algorithm using the BSP model | |
| JP3639207B2 (ja) | 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 | |
| Gerdt et al. | Some algorithms for calculating unitary matrices for quantum circuits | |
| Bourbakis et al. | A parallel implementation of the SCAN language | |
| Lee et al. | Large‐scale 3D fast Fourier transform computation on a GPU | |
| El-Khashab et al. | An architecture for a radix-4 modular pipeline fast Fourier transform | |
| US6438568B1 (en) | Method and apparatus for optimizing conversion of input data to output data | |
| JP3709291B2 (ja) | 高速複素フーリエ変換方法及び装置 | |
| US6772183B1 (en) | Device for converting input data to output data using plural converters | |
| Duhamel et al. | A connection between bit-reverse and matrix transpose, hardware and software consequences | |
| JP3839504B2 (ja) | フーリエ変換装置 | |
| Lun et al. | Extended diagonal structure for address generation of the prime factor algorithm | |
| Agarwal et al. | An efficient vector implementation of the FFT algorithm on IBM 3090VF | |
| JP3647887B2 (ja) | ベクトル計算機による複素高速フーリエ変換処理方法 | |
| Wong et al. | Fast address generation for the computation of prime factor algorithms |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |