JP3639207B2 - 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 - Google Patents
共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 Download PDFInfo
- Publication number
- JP3639207B2 JP3639207B2 JP2000358233A JP2000358233A JP3639207B2 JP 3639207 B2 JP3639207 B2 JP 3639207B2 JP 2000358233 A JP2000358233 A JP 2000358233A JP 2000358233 A JP2000358233 A JP 2000358233A JP 3639207 B2 JP3639207 B2 JP 3639207B2
- Authority
- JP
- Japan
- Prior art keywords
- fourier transform
- dimensional
- processor
- data
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
Description
【発明の属する技術分野】
本発明は、共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法に関する。
【0002】
【従来の技術】
ベクトル計算機向け多次元フーリエ変換は、ベクトル長をなるべく大きくすることを目標にして開発されている。特に3次元フーリエ変換など、高次のフーリエ変換を行う時には、ベクトル長をn1×n2(n1、n2は、フーリエ変換を行うべきデータの1つの次元方向の長さ)にとるアルゴリズムを採用していた。
【0003】
また、RISCのスカラプロセッサでは、データをキャッシュに保存して再利用することが、性能を引き出す上でのキーポイントとなる。このため、1次元目のフーリエ変換を行う時には、1次元目のデータが3次元目になるような転置を行ってからフーリエ変換を行い、変換後再度転置を行ってもとに戻す方法を使っていた。
【0004】
また、3次元フーリエ変換で利用する1次元フーリエ変換も内部でベクトル長を長くする方式を採用していた。
【0005】
【発明が解決しようとする課題】
しかしながら、共有メモリ型スカラ並列計算機においては、1次キャッシュメモリや2次キャッシュメモリに格納されているデータを有効に利用して計算しないと、共有メモリとプロセッサ間の通信が頻繁に起こり、大きなオーバヘッドとなってしまう。
【0006】
本発明の課題は、キャッシュメモリを有効に利用した多次元フーリエ変換の並列処理方法を提供することである。
【0007】
【課題を解決するための手段】
本発明の並列処理方法は、複数のプロセッサを有する共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法であって、変換すべき多次元データを該複数のプロセッサの数と同じ数の複数の2次元データに分割して、各プロセッサの2次キャッシュメモリに格納する分割ステップと、該2次キャッシュメモリに格納される該2次元データを各プロセッサで2次元フーリエ変換する2次元フーリエ変換ステップと、上記2次元フーリエ変換ステップを必要な回数繰り返し、必要に応じて、残った1次元分のフーリエ変換を各プロセッサに分担して処理させる1次元フーリエ変換ステップとを備えることを特徴とする。
【0008】
本発明によれば、多次元フーリエ変換において、2次キャッシュメモリに格納されているデータを有効に利用してフーリエ変換ができるので、共有メモリとのデータのやりとりを頻繁に行う必要が無く、効率の良い並列処理を行うことができる。
【0009】
【発明の実施の形態】
RISCのスカラプロセッサをつなぐメモリは、共有してアクセスできるSMPマシンでは、各プロセッサにキャッシュがある。更に1次キャッシュ、2次キャッシュがある。
【0010】
図1は、共有メモリ型スカラ並列計算機のハードウェア構成例を示す図である。
共有メモリ型スカラ並列計算機は、複数のプロセッサ10−1、10−2、・・・10−nが2次キャッシュメモリ13−1、13−2、・・・13−nを介して相互結合網12に接続される。各プロセッサ10−1、10−2、・・・10−nは、その内部あるいは、2次キャッシュメモリ13−1、13−2、・・・13−nよりプロセッサ側に1次キャッシュメモリが設けられる。また、各プロセッサ10−1、10−2、・・・10−nに共有となっているメモリモジュール11−1、11−2、・・・11−nは、相互結合網12を介してプロセッサ10−1、10−2、・・・10−nがアクセス可能となってる。プロセッサ10−1、10−2、・・・10−nがデータ処理を行う場合には、まず、メモリモジュール11−1、11−2、・・・11−nから1つのプロセッサが担当するデータを2次キャッシュメモリ13−1、13−2、・・・13−nに格納し、更に、2次キャッシュメモリから処理単位となるデータを1次キャッシュメモリにコピーして処理を行う。
【0011】
処理が終わると、1次キャッシュメモリから2次キャッシュメモリに処理データが格納され、2次キャッシュメモリ内のデータが全て処理し終わると、メモリモジュール11−1、11−2、・・・11−nの内、最初にデータを持ってきたメモリモジュールに対してデータの更新を行う。また、次のデータ処理を行う場合には、上述したように、メモリモジュールから各プロセッサが担当する分のデータを2次キャッシュメモリに格納し、1次キャッシュメモリに処理単位のデータを持ってきて、プロセッサが処理を行う。このような処理を繰り返して、並列にデータ処理を完了する。このとき、各プロセッサが処理した後のデータをメモリモジュールに書き込み、次の処理のために、再びメモリモジュールからデータを読み込む際、各プロセッサが自分のタイミングでデータの読み込みを行っていたのでは、データ更新された後のデータを読み込むべきところを、データ更新される前のデータを読み込んでしまう可能性が有る。したがって、このときには、全てのプロセッサがメモリモジュールにデータ更新し終わるまで、他のプロセッサがメモリモジュールからデータを読み込まないようにする必要がある。このように、プロセッサのメモリモジュールからのデータの読み込みを制限して、全体のプロセッサの処理の同期をとることをバリア同期(Barrier Synchronization)を取るという。
【0012】
本実施形態では、以下の方法で並列化を行う。
3次元目を均等に分割して各PEで1次元及び2次元のフーリエ変換を行う。このとき、3次元目の各次元要素に対する2次元データに対して2次元フーリエ変換を行う。1次元目と2次元目に関するフーリエ変換をL2キャッシュ(2次キャッシュメモリ)を有効利用して2次元フーリエ変換として行い、更に、この変換で行う1次元フーリエ変換を数本まとめて作業域にコピーして行うことでL1キャッシュ(1次キャッシュメモリ)を有効に利用する。更に、L2キャッシュからL1キャッシュへの展開を効率よく行うために作業域を連続域に確保して、連続アクセス中心のアルゴリズムを利用する。
【0013】
最後に、3次元目に関しては各プロセッサにデータを配分してフーリエ変換を行うことで並列に処理する。
図2は、本発明の実施形態の処理の流れを示すフローチャートである。
【0014】
まず、ステップS1において、3次元目のデータ要素を各プロセッサに分担させる。そして、ステップS2において、分担した3次元目のデータに対応した2次元でのフーリエ変換を行う。そして、以下で、各プロセッサで2次元データの行方向のフーリエ変換を行い、このとき行方向を数本例えば4本程度束ねて作業用配列(1次キャッシュメモリ)にコピーして処理を行う。
【0015】
まず、ステップS3において、各プロセッサで対応する3次元目の要素に対する2次元フーリエ変換が終わったか否かを判断する。判断がYESの場合には、ステップS8に進む。判断がNOの場合には、ステップS4に進み、2次元目に関する(行ベクトル)のフーリエ変換を数本束ねて作業域にコピーしてから2次キャッシュ(L2キャッシュ)メモリ上で行う。そして、ステップS5において、2次元目の変換は全て終わったか否かの判断を行う。判断がNOの場合には、ステップS4に戻って変換処理を続ける。
【0016】
ステップS5の判断がYESの場合には、ステップS6に進む。ステップS6においては、1次元目に関する(行ベクトル)フーリエ変換を数本束ねて作業域にコピーしてから(L1キャッシュ上で)行う。
【0017】
ステップS7においては、1次元目の変換は全て終わったか否かが判断される。判断がNOの場合には、ステップS6に戻って、処理を続ける。ステップS7における判断がYESの場合には、ステップS3に戻る。
【0018】
ステップS3の判断がYESの場合には、ステップS8に進んで、1次元及び2次元要素を各プロセッサに均等に配分する。そして、ステップS9において、各プロセッサで3次元目のデータを割り当てられた1次元及び2次元要素の中から数本作業域にコピーして、多重1次元フーリエ変換を行う。そして、ステップS10において、多重1次元フーリエ変換が終わったか否かを判断し、判断がNOの場合には、ステップS9に戻って処理を続け、判断がYESの場合には、処理を終了する。
【0019】
なお、上記、フローチャートでは、3次元フーリエ変換について示したが、本実施形態は、その他の次元でも適用可能である。
図3〜図6は、本実施形態の動作を説明する図である。
【0020】
なお、これらの図では、3次元フーリエ変換を4スレッド(プロセッサ)で実行する場合に限定して説明するが、同様の方法がもっと多数のスレッドあるいは他の次元のフーリエ変換などにも適用できることは当業者によれば容易に理解されるであろう。
【0021】
まず、図3に示されるように、256×256×256の複素3次元データを4スレッドでフーリエ変換する場合、この複素3次元データを3次元目の方向で4つに分割する。今の場合、3次元目の方向を64+64+64+64に分解する。そして、以下の配列(2次キャッシュメモリ)にそれぞれのデータを格納する。
スレッド1:C(1:256、1:256、1:64)
スレッド2:C(1:256、1:256、65:128)
スレッド3:C(1:256、1:256、129:192)
スレッド4:C(1:256、1:256、193:256)
なお、ここで、1:256という記号は、インデックスが1〜256の変数値を配列に設定するという意味である。また、C(x、y、z)において、xが1次元目、yが2次元目、zが3次元目である。
【0022】
そして、各スレッドで1次元目及び2次元目のフーリエ変換を行う。スレッド1では、3次元目が1〜64までを担当する。最初、スレッド1では、3次元目が1の2次元データに対して2次元フーリエ変換を行う。
【0023】
図4は、各スレッドにおいて、2次元フーリエ変換を行う場合の作業域の利用方法を説明する図である。
フーリエ変換を行うとき、L1キャッシュに全データがのるように、作業域(L1キャッシュ)に複数本のデータをコピーして計算する。そして、結果を元の領域に返却する。この返却する領域は、L2キャッシュ上で連続領域となる。そして、参照・書き込まれたデータは、L2キャッシュに残るようになる。
【0024】
これを繰り返して行方向のフーリエ変換を最初に行う。次に、列方向のフーリエ変換を行う。このとき、256×256の行方向のアクセスでL2キャッシュ上にあるデータを再利用でき効率がよい。
【0025】
図5は、列方向の処理の仕方を説明する図である。
作業域(1次キャッシュメモリ)の大きさは、行ベクトルを複数本コピーしたときと同じ大きさでよい。
【0026】
すなわち、図4の例で言えば、2次元データの2次元目の方向を4本ずつにわけ、作業域にコピーして1次元目の方向の処理を行い。1次元目方向について全て演算が終了した後に、今度は、1次元目方向を4本ずつにわけて、作業域にコピーし、2次元目方向について演算を行う。
【0027】
そして、この操作を3次元目が1〜64について繰り返し行う。
最後に、3次元目のデータに関して、各スレッドで並列にフーリエ変換を行う。
【0028】
図6は、3次元目の方向のフーリエ変換の様子を説明する図である。
すなわち、スレッド1〜スレッド4までで2次元フーリエ変換が終了したデータを共有メモリに格納し、逐次共有メモリから各スレッドが担当するデータをL2キャッシュにコピーして演算を行う。
【0029】
このときはL2キャッシュを効率よく使うことはできないが、L1キャッシュにデータを載せて計算を行うため、2次元フーリエ変換を行うときに使った作業域に数本のベクトルをコピーして3次元目の方向のフーリエ変換を行う。
【0030】
1次キャッシュメモリが128kb、2次キャッシュメモリが8Mbであるとすると、1次キャッシュの大きさとして、例えば、フーリエ変換の長さが
〜256のとき、13本
〜512のとき、10本
〜1024のとき、7本
これ以上のとき、3本
というように、作業域に読み込むベクトルの本数を決定して作業域に読み込み、演算を実行する。
【0031】
また、4次元フーリエ変換の場合には、上記した2次元フーリエ変換を1次元目と2次元目について行った後、3次元目と4次元目について行うようにする。これ以上の次元についても同様であって、偶数次元の場合には、上記した2次元フーリエ変換を繰り返し行えばよく、奇数次元の場合には、2次元フーリエ変換を適当回数行った後、残った1次元について各スレッドで変換を行えばよい。このための詳細な処理方法については、当業者によれば容易に実現可能であろう。
【0032】
なお、上記実施形態の説明において、フーリエ変換の演算方法については、説明しなかったが、これは、当業者によれば公知の技術であると考えられるので、当業者の知識によれば、上記実施形態は容易に実現されるであろう。
【0033】
なお、本発明の実施形態は、上記説明から分かるように、共有メモリ型スカラ並列計算機のアルゴリズムとして与えられるので、このアルゴリズムをプログラムとして実現することになる。あるいは、該並列計算機をフーリエ変換専用機として使用する場合には、ROMなどにプログラムを書き込んでおくことも可能であるが、汎用の並列計算機として使用する場合には、本発明の実施形態のアルゴリズムは、CD−ROM等の可搬記録媒体や、ハードディスクなどの記録媒体にプログラムとして記録しておき、必要に応じて、プログラムをプロセッサにロードして使用する形態が考えられる。
【0034】
このような場合、本発明の実施形態のアルゴリズムを実現するプログラムは、可搬記録媒体などを使って、ユーザに配布が可能である。
(付記1)複数のプロセッサを有する共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法であって、
変換すべき多次元データを該複数のプロセッサの数と同じ数の複数の2次元データに分割して、各プロセッサの2次キャッシュメモリに格納する分割ステップと、
該2次キャッシュメモリに格納される該2次元データを各プロセッサで2次元フーリエ変換する2次元フーリエ変換ステップと、
上記2次元フーリエ変換ステップを必要な回数繰り返し、必要に応じて、残った1次元分のフーリエ変換を各プロセッサに分担して処理させる1次元フーリエ変換ステップと、
を備えることを特徴とする並列処理方法を情報装置に実現させるプログラムを格納した、情報装置読み取り可能な記録媒体。
【0035】
(付記2)前記2次元フーリエ変換ステップにおいて、前記2次キャッシュメモリから、ある次元方向のベクトルデータを複数本ずつ1次キャッシュメモリにコピーして、順次処理を行うことを特徴とする付記1に記載の記録媒体。
【0036】
(付記3)前記多次元フーリエ変換は、3次元フーリエ変換であることを特徴とする付記1に記載の記録媒体。
(付記4)複数のプロセッサを有する共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法であって、
変換すべき多次元データを該複数のプロセッサの数と同じ数の複数の2次元データに分割して、各プロセッサの2次キャッシュメモリに格納する分割ステップと、
該2次キャッシュメモリに格納される該2次元データを各プロセッサで2次元フーリエ変換する2次元フーリエ変換ステップと、
上記2次元フーリエ変換ステップを必要な回数繰り返し、必要に応じて、残った1次元分のフーリエ変換を各プロセッサに分担して処理させる1次元フーリエ変換ステップと、
を備えることを特徴とする並列処理方法。
【0037】
(付記5)複数のプロセッサを有する共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理装置であって、
変換すべき多次元データを該複数のプロセッサの数と同じ数の複数の2次元データに分割して、各プロセッサの2次キャッシュメモリに格納する分割手段と、
該2次キャッシュメモリに格納される該2次元データを各プロセッサで2次元フーリエ変換する2次元フーリエ変換手段と、
上記2次元フーリエ変換ステップを必要な回数繰り返し、必要に応じて、残った1次元分のフーリエ変換を各プロセッサに分担して処理させる1次元フーリエ変換手段と、
を備えることを特徴とする並列処理装置。
【0038】
【発明の効果】
本発明によれば、高性能かつスケーラビリティのある並列多次元フーリエ変換が実現できる。
【図面の簡単な説明】
【図1】共有メモリ型スカラ並列計算機のハードウェア構成例を示す図である。
【図2】本発明の実施形態の処理の流れを示すフローチャートである。
【図3】本実施形態の動作を説明する図(その1)である。
【図4】本実施形態の動作を説明する図(その2)である。
【図5】本実施形態の動作を説明する図(その3)である。
【図6】本実施形態の動作を説明する図(その4)である。
【符号の説明】
10−1〜10−n プロセッサ
11−1〜11−n メモリモジュール
12 相互結合網
13−1〜13−n 2次キャッシュメモリ
Claims (3)
- 複数のプロセッサと、各プロセッサに対応して設けられた2次キャッシュと、各プロセッサに内蔵された1次キャッシュと、各プロセッサと該2次キャッシュを介して接続された相互結合網と、該相互結合網を介して各プロセッサがアクセス可能な複数のメモリモジュールとを有する共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法であって、
該複数のメモリモジュールに格納された変換すべき多次元データを該複数のプロセッサの数と同じ数の複数の2次元データに分割して、対応する2次元データのフーリエ変換を、まず複数の行を各プロセッサの作業域にコピーすることでL1キャッシュに保持して、行ベクトルの変換を繰り返し行うことで、各プロセッサの2次キャッシュメモリに該2次元データを格納する分割ステップと、
該2次キャッシュメモリに格納される該2次元データを複数列分各プロセッサの作業域にコピーして、L1キャッシュに保持し、列ベクトルの変換を繰り返し行うことで各プロセッサで2次元フーリエ変換する2次元フーリエ変換ステップと、
上記2次元フーリエ変換ステップを必要な回数繰り返し、必要に応じて、残った1次元分のフーリエ変換を、該1次元及び2次元要素を前記相互結合網を介して、各プロセッサの作業域にコピーし、L1キャッシュ上で、各プロセッサに分担して処理させる1次元フーリエ変換ステップと、
を備えることを特徴とする並列処理方法を情報装置に実現させるプログラムを格納した、情報装置読み取り可能な記録媒体。 - 前記2次元フーリエ変換ステップにおいて、前記2次キャッシュメモリから、ある次元方向のベクトルデータを複数本ずつ1次キャッシュメモリにコピーして、順次処理を行うことを特徴とする請求項1に記載の記録媒体。
- 前記多次元フーリエ変換は、3次元フーリエ変換であることを特徴とする請求項1に記載の記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000358233A JP3639207B2 (ja) | 2000-11-24 | 2000-11-24 | 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 |
US09/812,829 US6950843B2 (en) | 2000-11-24 | 2001-03-21 | Multi-dimensional Fourier transform parallel processing method for shared memory type scalar parallel computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000358233A JP3639207B2 (ja) | 2000-11-24 | 2000-11-24 | 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002163247A JP2002163247A (ja) | 2002-06-07 |
JP3639207B2 true JP3639207B2 (ja) | 2005-04-20 |
Family
ID=18830174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000358233A Expired - Fee Related JP3639207B2 (ja) | 2000-11-24 | 2000-11-24 | 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6950843B2 (ja) |
JP (1) | JP3639207B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117044A (ja) * | 2006-11-01 | 2008-05-22 | Oki Electric Ind Co Ltd | 2次元高速フーリエ変換演算方法及び2次元高速フーリエ変換演算装置 |
JP4052181B2 (ja) * | 2003-05-23 | 2008-02-27 | 株式会社日立製作所 | 通信隠蔽型の並列高速フーリエ変換方法 |
US7437396B2 (en) * | 2004-03-31 | 2008-10-14 | Intel Corporation | Apparatus and method for generating transforms |
US7788310B2 (en) * | 2004-07-08 | 2010-08-31 | International Business Machines Corporation | Multi-dimensional transform for distributed memory network |
GB2425860A (en) * | 2005-05-05 | 2006-11-08 | Advanced Risc Mach Ltd | Multi-dimensional fast fourier transform |
JP4607796B2 (ja) * | 2006-03-06 | 2011-01-05 | 富士通株式会社 | 共用メモリ型スカラ並列計算機向け、高速3次元フーリエ変換処理方法 |
US8806495B2 (en) * | 2006-11-20 | 2014-08-12 | Microsoft Corp. | Lightweight transactional memory for data parallel programming |
US8694570B2 (en) * | 2009-01-28 | 2014-04-08 | Arun Mohanlal Patel | Method and apparatus for evaluation of multi-dimensional discrete fourier transforms |
KR102526750B1 (ko) * | 2015-12-17 | 2023-04-27 | 삼성전자주식회사 | 푸리에 변환을 수행하는 방법 및 장치 |
WO2018213438A1 (en) * | 2017-05-16 | 2018-11-22 | Jaber Technology Holdings Us Inc. | Apparatus and methods of providing efficient data parallelization for multi-dimensional ffts |
CN116127789B (zh) * | 2023-04-13 | 2023-07-14 | 山东科技大学 | 傅里叶变换的虚拟仿真教学方法、系统、设备及存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3205989B2 (ja) | 1988-09-22 | 2001-09-04 | 日本電気株式会社 | 情報処理システム |
US5126962A (en) * | 1990-07-11 | 1992-06-30 | Massachusetts Institute Of Technology | Discrete cosine transform processing system |
JP3675537B2 (ja) | 1995-11-29 | 2005-07-27 | 富士通株式会社 | 高速フーリエ変換を行うメモリ分散型並列計算機およびその方法 |
JPH11143860A (ja) * | 1997-11-07 | 1999-05-28 | Matsushita Electric Ind Co Ltd | 直交変換装置 |
US6073154A (en) * | 1998-06-26 | 2000-06-06 | Xilinx, Inc. | Computing multidimensional DFTs in FPGA |
-
2000
- 2000-11-24 JP JP2000358233A patent/JP3639207B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-21 US US09/812,829 patent/US6950843B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002163247A (ja) | 2002-06-07 |
US6950843B2 (en) | 2005-09-27 |
US20020065862A1 (en) | 2002-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3639206B2 (ja) | 共有メモリ型スカラ並列計算機における並列行列処理方法、及び記録媒体 | |
Toledo | A survey of out-of-core algorithms in numerical linear algebra. | |
Ortega | Introduction to parallel and vector solution of linear systems | |
US4977533A (en) | Method for operating an FFT processor | |
Flanders | A unified approach to a class of data movements on an array processor | |
Gertner et al. | VLSI architectures for multidimensional Fourier transform processing | |
JP3675537B2 (ja) | 高速フーリエ変換を行うメモリ分散型並列計算機およびその方法 | |
JP3639207B2 (ja) | 共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法 | |
GB2168509A (en) | Matrix-vector multiplication processor | |
Kung et al. | Two-level pipelined systolic array for multidimensional convolution | |
Campbell et al. | Computing the sparse inverse subset: an inverse multifrontal approach | |
US6728742B1 (en) | Data storage patterns for fast fourier transforms | |
CN117633418A (zh) | 基于矩阵运算的多维快速傅立叶变换加速方法 | |
Kim et al. | Parallel memory systems for image processing | |
JP2021005242A (ja) | 情報処理装置、情報処理プログラム、及び情報処理方法 | |
JPH09212489A (ja) | 対称行列の固有値問題を解く並列処理装置および方法 | |
Ja'Ja et al. | An architecture for a VLSI FFT processor | |
Li et al. | Synthesizing efficient out-of-core programs for block recursive algorithms using block-cyclic data distributions | |
Nobile et al. | Efficient implementation of multidimensional fast Fourier transforms on a cray X-MP | |
JP3943224B2 (ja) | ウェーブレット変換のベクトル処理を行う処理装置および方法 | |
Allmann et al. | Cyclic reduction on distributed shared memory machines | |
Graham et al. | Parallel algorithms and architectures for optimal state estimation | |
Al Na'mneh et al. | An efficient bit reversal permutation algorithm | |
JP3764318B2 (ja) | 多次元高速フーリエ変換並列演算方法および装置ならびに演算プログラムを記録した記録媒体 | |
An | 1D-Crosspoint Array and Its Construction, Application to Big Data Problems, and Higher Dimension Variants |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |