JPS62159466A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62159466A
JPS62159466A JP61168988A JP16898886A JPS62159466A JP S62159466 A JPS62159466 A JP S62159466A JP 61168988 A JP61168988 A JP 61168988A JP 16898886 A JP16898886 A JP 16898886A JP S62159466 A JPS62159466 A JP S62159466A
Authority
JP
Japan
Prior art keywords
region
transistor
semiconductor
semiconductor region
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61168988A
Other languages
English (en)
Other versions
JPH0799760B2 (ja
Inventor
ロリマー・ケイ・ヒル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc, Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of JPS62159466A publication Critical patent/JPS62159466A/ja
Publication of JPH0799760B2 publication Critical patent/JPH0799760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7302Bipolar junction transistors structurally associated with other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はツェナーダイオードに関し、より詳細に言えば
、温度補償装置に連結された被表面降伏領域を有するツ
ェナーダイオードに関する。
〈従来の技術と解決すべき問題点〉 被表面降伏領域を有するツェナーダイオードは公知であ
る。このようなツェナーダイオードは、例えばツアン(
TSanCl)による米国特許第4゜136.349号
明細書、ダンクレイ(Dunkley>などによる米国
特許第4,079,402号明細書、ビーツム(Bea
som)による米国特許第4,398,142@及び第
4,319゜257号両明細書などに開示されている。
ツェナー降伏を被表面領域に限定する理由は、時間に伴
うツェナー降伏電圧のドリフトを回避するためである。
周知のように、表面降伏を生じるツェナーダイオードで
は、一般に降伏が発生するシリコン表面付近に不動態化
または絶縁二酸化ケイ素層が存在するので、降伏電圧の
ドリフトを生じ易い。この効果については上述の各特許
明細書に詳細に記載されている。従って、被表面領域に
於てツェナー降伏を生じさせることにより、降伏電圧の
ドリフトを回避することができる。
また、ツェナー降伏電圧が温度によって変化することは
周知である。従って、ツェナーダイオードを温度補償装
置と連結させることにより、大地に関する該ツェナーダ
イオードのカソードに於ける電圧が温度に関して比較的
一定に維持されることは周知である。米国特許第4,3
98,142号明細書には、ツェナーダイオードのカソ
ードに於ける電圧を一定に維持するためにツェナーダイ
オードに連結されたNPNトランジスタを備える回路が
開示されている。米国特許第4,319゜257@明細
書には、温度の変化に対応して変化するツェナー降伏を
補償するために、ツェナーダイオードをNPNトランジ
スタに連結した別の装置が開示されている。
〈問題点を解決するための手段〉 本発明によれば、被表面降伏を生じるツェナーダイオー
ドのカソードは縦形PNPバイポーラトランジスタのエ
ミッタ内に形成される。前記ツェナーダイオードは被表
面降伏を生じるので、時間に伴ってツェナー降伏電圧の
ドリフトを生せしめる表面効果が回避される。前記縦形
PNPトランジスタは温度変化により生じるツェナー降
伏電圧の変化を補償する。
PNPトランジスタはツェナーダイオードの直下に形成
されるので、該ツェナーダイオードと同−の温度であり
、該PNPトランジスタがツェナーダイオードから離れ
た位置に配置されている場合よりも正確に温度補償をす
ることができる。更に、ツェナーダイオードはPNPト
ランジスタのエミッタ内に形成されるので、エミッタ接
点またはアノード接点を設ける必要がなく、かつエミッ
タ接点及びアノード接点が必要とされる場合よりも小さ
い面積のトランジスタを構成することができる。
カソードが直接にエミッタ内に形成されるので、PNP
エミッタを通過する横方向の電流が発生せず、そのため
にPNPトランジスタのエミッタ内に於ける横方向の電
流による抵抗電圧降下が発生しない。本発明による上述
の効果及びその他の利点については、添附図面を参照し
つつ以下の説明より明らかになると思う。
〈実施例〉 本発明によりツェナーダイオード及び温度補償PNPト
ランジスタを形成する方法は、最初に第1図に示すよう
に半導体ウェハ10をフォトレジスト層12で被覆する
。以下の説明に於ては、符号11は半導体基板であり、
かつ符号10はウェハ、即ち基板11及び該基板上に直
接または間接に形成されるすべての膜層である。本発明
による実施例に於ては、半導体ウェハ10は結晶配向が
[100]のP型シリコンからなり、かつ比抵抗が約3
0〜50Ω−cmであるが、別の半導体材料、結晶配向
または比抵抗を使用することもできる。
第1図に関して、後に形成されるPNPトランジスタの
ベースを郭定するために、窓14が従来技術によりフォ
トレジスト層12内に形成される。
次にN型ベース16が窓14により郭定される領域内に
形成される。本実施例に於ては、これは例えば燐イオン
のようなN型イオンを使用するイオン注入法をウェハ1
0に用いることにより行なわれる。
第2図に関して、次にフォトレジスト層12を除去し、
ウェハ10をフォトレジスト層18で被覆する。フォト
レジスト層18を選択的に露光しかつ露光部分を除去す
ることによりパターン形成することによって、窓20a
、20b、20Gを形成する。窓20a、20Gは基板
11への電気接点が形成される領域と一致し、窓20b
は組合せツェナーダイオードアノード及びPNPトラン
ジスタエミッタの部分を郭定する。次に、例えば硼素イ
オンのようなP型イオンを使用してウェハ10にウオン
注入法を用いることにより、P+領域22を形成する。
以下に説明するように、P+領域22が、それぞれ後に
形成されるPNPトランジスタ及びツェナーダイオード
についての組合せエミッタ及びアノードの部分を形成す
る。イオン注入を行なう際に、P+領域21a、2’l
bが形成される。これは、以下に説明するように、後に
行なわれる基板11への電気接点の形成を容易にするた
めである。
第3図に関して、フォトレジスト層18が除去され、か
つウェハ10にフォトレジストE24が被覆される。フ
ォトレジスト層24を選択的に露光しかつ該露光部分を
除去することによりパターン形成することによって、窓
領域26を形成する。
窓領域26は後に形成されるP領域28を郭定する。P
領域28は以下に詳述するように、ツェナーダイオード
の被表面部分にツェナー降伏を制限するために使用され
る。
次に、ウェハ10にイオン注入を行ない、硼素イオンの
ようなP型イオンを窓26より露出されたウェハ10の
部分に注入することにより、P領域28を形成する。第
3図に於ては、P領域28について2個の領域が図示さ
れているが、P領域28はP領域21を横方向に包囲す
るように隣接する1個の領域からなる。重要なことは、
P領域28に於けるドーピングエージェント濃度がP領
域22に於けるドーピングエージェント濃度よりも低い
ことである。以下の説明から明らかになるように、これ
によってツェナー降伏を後に形成されるツェナーダイオ
ードの被表面領域に制限することが容易になる。
本発明の方法によれば、この段階に於て、ウェハ10が
PNPトランジスタのエミッタであるP領域22.28
と、PNPトランジスタのコレク夕でおるP基板11に
形成されるPNPトランジスタのベースであるN領域1
6とを備えている。
第4図に関して、次にフォトレジスト層24を除去し、
かつウェハ10をフォトレジスト層30で被覆する。更
にフォトレジスト層30を選択的に露光しかつ該露光部
分を除去することによってパターン形成することにより
、窓32a、32b、32Gを形成する。窓32a、3
2Gは後に形成されるベース領域16への電気接点と一
致する。
N型カソード36が窓32bにより郭定される領域内に
形成される。実施例に於ては、これを例えば砒素イオン
を使用するN型イオン注入法をウェハ10に用いること
により行なう。
重要なことは、P@域22がP領域28よりも高いドー
ピングエージェント濃度を有するので、領域36と領域
22との間のPN接合23に於けるツェナー降伏電圧が
領域36と領域28との間のPN接合29に於けるツェ
ナー降伏電圧よりも低いことである。ツェナー降伏は、
低い方の降伏電圧を有する接合、即ち全体的にウェハ1
0の表面下に形成される接合23に於て発生する。この
ようにしてツェナーダイオードが被表面降伏を生じるよ
うに形成される。
カソード36が形成される際に、窓32a、32Gによ
りそれぞれ郭定されるN+領域37a137bが形成さ
れる。これによりPNPトランジスタのベース領域16
への電気接続が容易になる。
第5図に関して、次にフォトレジスト層30を除去し、
かつ二酸化硅素層40をウェハ10上に形成する。他の
実施例に於ては、二酸化硅素M40はウェハ10内に形
成されるさまざまな領域と関連するさまざまな拡散過程
に於て形成される。
次に7オトレジスト層42をウェハ10上に形成し、か
つ従来技術を用いてパターン形成して窓領域448〜4
4eを形成する。以下の説明から明らかになるように、
窓領[44a、44bがPNPトランジスタのコレクタ
で必るP型基板11への電気接点を郭定し、窓領v1.
44b、44dがN型ベース領域16への電気接点を郭
定し、かつ窓領域44Gがカソード36への電気接点を
郭定する。次に窓領域44a〜44eの下の二酸化硅素
層40の部分を従来のエツチング技術を用いて、即ちウ
ェハ10を緩衝フッ化水素(HF)溶液内に配置するこ
とにより除去する。
その後に、フォトレジスト層42を除去し、かつウェハ
10を第6図に示すように導電材料層46で被覆する。
本実施例に於ては、導電材料層46はアルミニウムまた
はアルミニウム合金のような金属からなるが、多結晶シ
リコンのような他のS電材料を使用することもできる。
導電材料層46に従来技術を用いてパターンを形成する
。即ちウェハ10に図示していないフォトレジスト層を
被覆し、該フォトレジスト層にパターンを形成すること
により前記導電材料層の部分を露出し、該露出部分を除
去しかつ残存フォトレジスト層を除去する。
第7図にR終的な@造の概略図を示す。第7図かられか
るように、N十カンード36とP+アノード22との接
合がツェナーダイオードDのPN接合を形成する。P十
領域22とP領域28とがPNPトランジスタQのエミ
ッタEを形成する。
Nff1域16がトランジスタQのベースBを形成し、
かつ基板11がトランジスタQのコレクタCを形成する
。ベースB及びコレクタCは、それぞれN領域16及び
基板11の横抵抗に適合する抵抗RB、RCを介して接
地されている。
第1図乃至第6図に示すツェナーダイオード及びトラン
ジスタは、P型基板11がコレクタとして機能するが、
他の実施例に於ては、N型基板またはエピタキシャル層
内に於けるPウェルがPNPコレクタとして機能する。
以上本発明について特定の実施例に基づいて説明したが
、本発明の技術的範囲内に於て上述の実施例にさまざま
な変形または変更を加えて実施し得ることは当業者にと
って明らかである。
【図面の簡単な説明】
第1図乃至第6図は、本発明により形成されるツェナー
ダイオード及び温度補償トランジスタの各過程に於ける
断面図である。 第7図は、第6図示のツェナーダイオード及び温度補償
トランジスタの構造を示す概略図である。 10・・・ウェハ    11・・・半導体基板12・
・・フォトレジスト層 14・・・窓      16・・・N型ベース18・
・・フォトレジスト層 20a、20b、20G−1 21a、21 b、 22−P+領域 23・・・PN接合   24・・・フォトレジスト層
26・・・窓領域    28・・・P領域29・・・
PN接合   30・・・フォトレジスト層32a、3
2b、32cm・・窓 36・・・N型カソード 37a、37b・・・N+領
域40・・・二酸化硅素層 42・・・フォトレジスト
層44a〜44e・・・窓領域 46・・・導電材料層  B・・・ベースC・・・コレ
クタ    D・・・ツェナーダイオードE・・・エミ
ッタ    Q・・・PNPトランジスタRB、RC・
・・抵抗 図面のflFに(内容に坐史なL) 第4図 第7図 (方式) %式% 2、発明の名称 回路と回路製造方法と半導体装置 3、補正をする者 事件との関係  特許出願人 名 称     シリコニツクス・インコーホレイテッ
ド4、代理人 居 所  〒102  東京都千代田区飯田橋1−23
−6渋澤ビル  電話 262−1761 昭和61年9月3日(発送日昭和61年9月30日)6
、補正により増加する発明の数  0手続補正書(自発
) 昭和62年1月19日 昭和61年特許願第168988号 2、発明の名称 回路と回路製造方法と半導体装置 3、補正をする者 事件との関係  特許出願人 名 称     シリコニツクス・インコーホレイテッ
ド4、代理人

Claims (11)

    【特許請求の範囲】
  1. (1)ベースとエミッタとコレクタとを有するトランジ
    スタと、 前記トランジスタのエミッタにより形成されたアノード
    と前記エミッタ内に形成されたカソードとを有するツェ
    ナーダイオードとからなることを特徴とする回路。
  2. (2)トランジスタが縦形トランジスタであることを特
    徴とする特許請求の範囲第1項に記載の回路。
  3. (3)トランジスタがPNPトランジスタであることを
    特徴とする特許請求の範囲第2項に記載の回路。
  4. (4)トランジスタのコレクタ及びベースが接地されて
    いることを特徴とする特許請求の範囲第1項に記載の回
    路。
  5. (5)ベース及びコレクタが抵抗接地されていることを
    特徴とする特許請求の範囲第1項に記載の回路。
  6. (6)コレクタが半導体ウェハの基板であることを特徴
    とする特許請求の範囲第1項に記載の回路。
  7. (7)ツェナーダイオードが被表面降伏を生じることを
    特徴とする特許請求の範囲第1項に記載の回路。
  8. (8)第1比抵抗を有する基板内に前記第1比抵抗と反
    対の第2比抵抗を有する第1領域を形成する過程と、 前記第1領域内に前記第1比抵抗を有する第2領域を形
    成する過程と、 前記第1比抵抗を有し、前記第2領域を包囲し、かつ前
    記第2領域よりもドーピングエージェント濃度が低い第
    3領域を前記第1領域内に形成する過程と、 前記第2比抵抗を有し、前記第2領域との間に被表面接
    合が形成され、かつ前記第3領域との間に接合が形成さ
    れると共に、ツェナーダイオードの降伏を前記第2領域
    との接合に制限する第4領域を前記第3領域内に形成す
    る過程と、 前記基板と前記第1領域とを基準電圧を受けるための第
    1アノードに結合する過程 とからなることを特徴とする回路製造方法。
  9. (9)主表面を有する半導体装置であつて、第1比抵抗
    を有し、トランジスタのコレクタとして機能する第1半
    導体領域と、 前記第1比抵抗とは反対の第2比抵抗を有し、前記トラ
    ンジスタのベースとして機能する第2半導体領域と、 前記第1比抵抗を有し、前記第2半導体領域内に形成さ
    れ、ツェナーダイオードのアノードとして機能し、かつ
    前記トランジスタのエミッタの少なくとも部分として機
    能する第3半導体領域と、前記第3半導体領域の上方に
    形成され、前記第2比抵抗を有し、前記ツェナーダイオ
    ードのカソードとして機能し、かつ前記主表面の下方に
    前記第3領域との接合を有する第4半導体領域 とからなることを特徴とする半導体装置。
  10. (10)第1比抵抗を有する第5半導体領域を備えてお
    り、前記第5半導体領域が第4半導体領域を横方向に包
    囲し、かつトランジスタのエミッタの部分として機能す
    ると共に、前記第5半導体領域と第4半導体領域とのP
    N接合の降伏電圧が第3半導体領域と前記第4半導体領
    域との間のPN接合の降伏電圧よりも大きいことにより
    ツェナーダイオードが被表面降伏を生じることを特徴と
    する特許請求の範囲第9項に記載の半導体装置。
  11. (11)第2半導体領域が第1半導体領域内に形成され
    ることを特徴とする特許請求の範囲第10項に記載の半
    導体装置。
JP61168988A 1986-01-06 1986-07-17 半導体装置 Expired - Fee Related JPH0799760B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/816,593 US4766469A (en) 1986-01-06 1986-01-06 Integrated buried zener diode and temperature compensation transistor
US816593 1991-12-31

Publications (2)

Publication Number Publication Date
JPS62159466A true JPS62159466A (ja) 1987-07-15
JPH0799760B2 JPH0799760B2 (ja) 1995-10-25

Family

ID=25221063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168988A Expired - Fee Related JPH0799760B2 (ja) 1986-01-06 1986-07-17 半導体装置

Country Status (5)

Country Link
US (1) US4766469A (ja)
EP (1) EP0232589B1 (ja)
JP (1) JPH0799760B2 (ja)
DE (1) DE3689705T2 (ja)
HK (1) HK1008116A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US5107309A (en) * 1989-12-18 1992-04-21 Honeywell Inc. Double diffused leadout for a semiconductor device
US5027165A (en) * 1990-05-22 1991-06-25 Maxim Integrated Products Buried zener diode
US5179030A (en) * 1991-04-26 1993-01-12 Unitrode Corporation Method of fabricating a buried zener diode simultaneously with other semiconductor devices
FR2678430B1 (fr) * 1991-06-28 1993-10-29 Sgs Thomson Microelectronics Sa Diode a avalanche dans un circuit integre bipolaire.
FR2702308B1 (fr) * 1993-03-01 1995-05-24 Sgs Thomson Microelectronics Diode à avalanche dans un circuit intégré bipolaire.
DE19526902A1 (de) * 1995-07-22 1997-01-23 Bosch Gmbh Robert Monolithisch integrierte planare Halbleiteranordnung
US5701071A (en) * 1995-08-21 1997-12-23 Fujitsu Limited Systems for controlling power consumption in integrated circuits
IT1289513B1 (it) * 1996-12-23 1998-10-15 Sgs Thomson Microelectronics Struttura integrata con dispositivo a soglia di conduzione inversa prestabilita
KR100800252B1 (ko) * 2002-03-05 2008-02-01 매그나칩 반도체 유한회사 씨모스 공정을 이용한 다이오드 소자의 제조 방법
US7973386B1 (en) * 2007-01-12 2011-07-05 National Semiconductor Corporation ESD protection bipolar device with internal avalanche diode
US9093567B2 (en) 2013-11-05 2015-07-28 Freescale Semiconductor, Inc. Diodes with multiple junctions and fabrication methods therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5485366A (en) * 1977-12-19 1979-07-06 Nec Corp Semiconductor integrated circuit for constant voltage

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300655A (en) * 1963-11-15 1967-01-24 Hazeltine Research Inc Linear sweep signal generator
US3335358A (en) * 1964-04-06 1967-08-08 Robert T Schultz Regulated power supply with current overload protection using magnetic field responsive error signal producing means
US4079402A (en) * 1973-07-09 1978-03-14 National Semiconductor Corporation Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface
GB1502165A (en) * 1974-04-10 1978-02-22 Sony Corp Semiconductor devices
US4051504A (en) * 1975-10-14 1977-09-27 General Motors Corporation Ion implanted zener diode
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
US4496963A (en) * 1976-08-20 1985-01-29 National Semiconductor Corporation Semiconductor device with an ion implanted stabilization layer
US4127859A (en) * 1977-02-25 1978-11-28 National Semiconductor Corporation Integrated circuit subsurface zener diode
US4136349A (en) * 1977-05-27 1979-01-23 Analog Devices, Inc. Ic chip with buried zener diode
US4153904A (en) * 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
JPS5632995A (en) * 1979-08-28 1981-04-02 Ajinomoto Co Inc Preparation of l-lysine by fermentation
US4319257A (en) * 1980-01-16 1982-03-09 Harris Corporation Low thermal coefficient semiconductor device
US4398142A (en) * 1981-10-09 1983-08-09 Harris Corporation Kelvin-connected buried zener voltage reference circuit
DE3151437A1 (de) * 1981-12-24 1983-07-07 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zum herstellen einer vergrabenen zenerdiode"
JPS5988871A (ja) * 1982-11-12 1984-05-22 バ−・ブラウン・コ−ポレ−ション 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法
IT1212767B (it) * 1983-07-29 1989-11-30 Ates Componenti Elettron Soppressore di sovratensioni a semiconduttore con tensione d'innesco predeterminabile con precisione.
JPS61135147A (ja) * 1984-12-05 1986-06-23 Mitsubishi Electric Corp 半導体集積回路装置
US4672403A (en) * 1985-09-23 1987-06-09 National Semiconductor Corporation Lateral subsurface zener diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5485366A (en) * 1977-12-19 1979-07-06 Nec Corp Semiconductor integrated circuit for constant voltage

Also Published As

Publication number Publication date
JPH0799760B2 (ja) 1995-10-25
HK1008116A1 (en) 1999-04-30
EP0232589A2 (en) 1987-08-19
EP0232589A3 (en) 1989-07-26
DE3689705D1 (de) 1994-04-14
DE3689705T2 (de) 1994-06-23
US4766469A (en) 1988-08-23
EP0232589B1 (en) 1994-03-09

Similar Documents

Publication Publication Date Title
US4910160A (en) High voltage complementary NPN/PNP process
JPH05347383A (ja) 集積回路の製法
JPS62291171A (ja) ラテラルトランジスタ及びラテラルトランジスタを有する半導体集積回路の製造方法
JPS5811107B2 (ja) 半導体ダイオ−ドを有するプログラム可能メモリセル
JPS62159466A (ja) 半導体装置
JPH11330084A (ja) バイポ―ラトランジスタ―の製造方法及びその構造
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JPS6097659A (ja) 半導体集積回路
JPS63124580A (ja) 高耐圧pn接合構造及びその形成方法
JPS58186965A (ja) トランジスタ
JPH06204167A (ja) 半導体装置の製造方法
JPS5984435A (ja) 半導体集積回路及びその製造方法
JP3356538B2 (ja) トランジスタの製法
JPH0358172B2 (ja)
JPS6174361A (ja) 埋め込み抵抗半導体装置
JPH0271526A (ja) 半導体集積回路およびその製造方法
JPS63202971A (ja) 半導体装置
JPH03222357A (ja) 半導体装置及びその製造方法
JP2527049B2 (ja) 半導体装置の製造方法
JPH05109745A (ja) 半導体装置
JPH0330305B2 (ja)
JP2661153B2 (ja) 半導体装置の製造方法
JPH0312782B2 (ja)
JPH05243502A (ja) 集積回路
JPH03196561A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees