JPS62147745A - マスタスライス式半導体装置 - Google Patents
マスタスライス式半導体装置Info
- Publication number
- JPS62147745A JPS62147745A JP28876885A JP28876885A JPS62147745A JP S62147745 A JPS62147745 A JP S62147745A JP 28876885 A JP28876885 A JP 28876885A JP 28876885 A JP28876885 A JP 28876885A JP S62147745 A JPS62147745 A JP S62147745A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- master slice
- electrodes
- semiconductor device
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 abstract description 16
- 230000010354 integration Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスタスライス式中４１装置に関する。
マスタスライス方式による半導体集積回路は、ＩＣ製造
工程において、最後の金属蒸着による配線までは、各Ｉ
Ｃｉまったく同様につくっておき、最後の金属蒸着によ
る配線のみを異ならせて何種類かの機能の異なったＩＣ
ｉつくることにより形成される。
工程において、最後の金属蒸着による配線までは、各Ｉ
Ｃｉまったく同様につくっておき、最後の金属蒸着によ
る配線のみを異ならせて何種類かの機能の異なったＩＣ
ｉつくることにより形成される。
従って、集積回路内の受動素子の値（抵抗値、容量値）
をこの金属配線の接続を異ならせることにより変更可能
であり、このことはアナログ回路を構成するマスタスラ
イスＩＣで多く用いられている。
をこの金属配線の接続を異ならせることにより変更可能
であり、このことはアナログ回路を構成するマスタスラ
イスＩＣで多く用いられている。
従来のこの種の半導体集積回路においては、能動素子で
あるトランジスタ等の他に、受動素子であるキャパシタ
と抵抗と會それぞれ別々に配置し、所望の容量値又は抵
抗値に応じてこれらのキャパシタ又は抵抗上それぞれ並
列接続又は直列接続している。
あるトランジスタ等の他に、受動素子であるキャパシタ
と抵抗と會それぞれ別々に配置し、所望の容量値又は抵
抗値に応じてこれらのキャパシタ又は抵抗上それぞれ並
列接続又は直列接続している。
第２図はこの従来の回路における受動素子部分の配置の
一例勿示している。同図において、受動素子要素は％複
数のキャパシタＵ）と、複数の抵抗（２３と、が並設さ
れておシ、キャパシタ（１〕は、大面積の第１の導体層
（３）と、小面積の第２の導体層（４）と、を絶縁層を
介して基板（５）上に積層し７たものである。従って、
その電極は各導体層ｃ３）（滲にそれぞれ設けた電極取
出口（６） （７）より取出され、金属配線（８） （
９）によシ配線されている。なお、大きな容鷺値を得る
ためには、隣合うキャパシタα）の６第１゜第２の導体
層Ｇ）（４）同士を金属配線（１０） （１１） で
接続する。
一例勿示している。同図において、受動素子要素は％複
数のキャパシタＵ）と、複数の抵抗（２３と、が並設さ
れておシ、キャパシタ（１〕は、大面積の第１の導体層
（３）と、小面積の第２の導体層（４）と、を絶縁層を
介して基板（５）上に積層し７たものである。従って、
その電極は各導体層ｃ３）（滲にそれぞれ設けた電極取
出口（６） （７）より取出され、金属配線（８） （
９）によシ配線されている。なお、大きな容鷺値を得る
ためには、隣合うキャパシタα）の６第１゜第２の導体
層Ｇ）（４）同士を金属配線（１０） （１１） で
接続する。
一方、抵抗■にあっては、導体層α２）の両端に電極取
出口（１３） （１４）’を配し、電極をこれから取出
し、金属配線（１５） （１６）にニジ接続して、導体
層０ののシート抵抗を抵抗として使用する。また、大き
な抵抗値を必要とする場合は、隣合う導体層（１２）同
士全金属配線（１７）で接続して便用する。
出口（１３） （１４）’を配し、電極をこれから取出
し、金属配線（１５） （１６）にニジ接続して、導体
層０ののシート抵抗を抵抗として使用する。また、大き
な抵抗値を必要とする場合は、隣合う導体層（１２）同
士全金属配線（１７）で接続して便用する。
従って、この従来回路における受動素子は基板（５）上
にキャパシタα）と抵抗■とをそれぞれ独立して配列し
ている。
にキャパシタα）と抵抗■とをそれぞれ独立して配列し
ている。
しかしながら、このような従来のマスタスライスＩＣ装
置の受動素子部分にあっては、キャパシタにおいて電極
取出口は各導体層について１個しか設けられておらず、
各導体層はそれぞｎキャパシタの電極としてしか用いら
れていなかったため、抵抗を別設する必要があり、キャ
パシタ及び抵抗の数量が単一基板上において限定され、
結果的によシ受動素子数の多いマスタスライスＩＣが必
要となったり、単一のＩＣに構成できる回路規模が制限
されるという問題点を有していた。
置の受動素子部分にあっては、キャパシタにおいて電極
取出口は各導体層について１個しか設けられておらず、
各導体層はそれぞｎキャパシタの電極としてしか用いら
れていなかったため、抵抗を別設する必要があり、キャ
パシタ及び抵抗の数量が単一基板上において限定され、
結果的によシ受動素子数の多いマスタスライスＩＣが必
要となったり、単一のＩＣに構成できる回路規模が制限
されるという問題点を有していた。
本発明は、単一の半導体基板に形成さｎる第１の導体領
域と、該第１の導体領域上に絶縁膜？介して積層された
第２の導体領域と、全有するマスタスライス式半導体装
置であって、前記第１の導体領域及び第２の導体領域の
それぞれに電極を接続し、あるいは、第１の導体領域及
び第２の導体領域の少なくとも−１に複数の電極を接続
して。
域と、該第１の導体領域上に絶縁膜？介して積層された
第２の導体領域と、全有するマスタスライス式半導体装
置であって、前記第１の導体領域及び第２の導体領域の
それぞれに電極を接続し、あるいは、第１の導体領域及
び第２の導体領域の少なくとも−１に複数の電極を接続
して。
異なる機能の受動素子を形成可能としたものである。
本発明に係るマスタスライス式半導体装置は。
第１または！！；２の導体領域の−１のみに複数の電極
を接続すると、この導体領域がシート抵抗として機能す
る一方、これらの導体領域のそれぞれに電極を接続する
と、絶縁膜が誘電体として機能することになる。従って
、本発明によれば単一の基板上に配置さｎた受動素子要
素を、配線を変更することでキャパシタとして、また、
抵抗としても使用でき、キャパシタの構成比率あるいは
抵抗のそれを任意に変更することができ、基板上の無駄
な（不使用の）面積を低減できる結果、集積度の向上を
図ることができる。
を接続すると、この導体領域がシート抵抗として機能す
る一方、これらの導体領域のそれぞれに電極を接続する
と、絶縁膜が誘電体として機能することになる。従って
、本発明によれば単一の基板上に配置さｎた受動素子要
素を、配線を変更することでキャパシタとして、また、
抵抗としても使用でき、キャパシタの構成比率あるいは
抵抗のそれを任意に変更することができ、基板上の無駄
な（不使用の）面積を低減できる結果、集積度の向上を
図ることができる。
以下、本発明の実施例を図面に基づいて説明する。
第１勿は本発明の一笑施例會示す半導体装置の概略平面
図である。
図である。
同図において、 （２１Ａ）（２１Ｂ）・・・・・・
は単一の半導体基板（２２）上の受動素子部分全構成す
る各受動素子構成要素を示している。これらの受動素子
構成要素（２１Ａ） （２１Ｂ）・・・・・・は、略同
−の大きさ、形状を有し、それぞれ、面積の大きな第１
の導体層（２３）上に絶縁膜を介して積重された第２の
導体層（２４）と、から構成されている。第１及び第２
の導体層（２３）（２４）は共に矩形状に形成さ几、第
２の導体層（２４）の表面積は第１の導体層（２３）の
それよりも小さく形成さｎている。なお、これらの要素
（２１Ａ）（２１Ｂ）・・・・・・はそれぞれ所定間隔
を有して基板（２２）上に規則的に配列されている。
は単一の半導体基板（２２）上の受動素子部分全構成す
る各受動素子構成要素を示している。これらの受動素子
構成要素（２１Ａ） （２１Ｂ）・・・・・・は、略同
−の大きさ、形状を有し、それぞれ、面積の大きな第１
の導体層（２３）上に絶縁膜を介して積重された第２の
導体層（２４）と、から構成されている。第１及び第２
の導体層（２３）（２４）は共に矩形状に形成さ几、第
２の導体層（２４）の表面積は第１の導体層（２３）の
それよりも小さく形成さｎている。なお、これらの要素
（２１Ａ）（２１Ｂ）・・・・・・はそれぞれ所定間隔
を有して基板（２２）上に規則的に配列されている。
さらに、これらの第１の導体層（２３）及び第２の導体
層（２４）は共に、例えば多結晶シリコンを成分とし、
そのシート抵抗値は約５０Ω〜１００Ωとしており、ま
た、両溝体層（２３） （２４）間の単位面積当りの接
置は約１×１Ｏ−３Ｆ／濯２としている。
層（２４）は共に、例えば多結晶シリコンを成分とし、
そのシート抵抗値は約５０Ω〜１００Ωとしており、ま
た、両溝体層（２３） （２４）間の単位面積当りの接
置は約１×１Ｏ−３Ｆ／濯２としている。
ここで、上記第１の導体層（２３）にはその長手方向に
第２の導ｆｋｊ！（２４）’に挾んで所定距離だけ離れ
て一対の電極取出口（２５） （２６） が設けられ
ており、また、第２の導体層（２４）には電極取出口（
２７）がその略中夫に設けられている。
第２の導ｆｋｊ！（２４）’に挾んで所定距離だけ離れ
て一対の電極取出口（２５） （２６） が設けられ
ており、また、第２の導体層（２４）には電極取出口（
２７）がその略中夫に設けられている。
従って、上記構成のマスタスライスＩＣにおいては例え
ば図中第１列及び第２列をキャパシタとして用い５図中
第３列及び＄４列金抵抗として用いている。すなわち、
第１列及び第２列の受動素子構成要素（２１Ａ） （２
１Ｂ）にあっては、第１の導体層（２３）の電極取出口
（２５） （２６）と、第２の導体層（２４）のそれ（
２７）と、を介して電極を取出し、金属配線にニジ接続
している。なお、第２列にあってはキャパシタ（２１Ｂ
）（２１Ｂ） ？並列に接続している。また、第３列及
び第４列の各構成要素（２１Ｃ：（２１Ｄ）にあっては
、第１の導体層（２３）の電極取出口（２５） （２６
）ａ−介して電極を取出し、これを金属配線（２８）
（２９）で接続し、この第１の導体層（２３）のシート
抵抗を抵抗として用いている。なお、第４列では抵抗（
２１Ｄ）（２１Ｄ） ｋ直列に接続したものである。
ば図中第１列及び第２列をキャパシタとして用い５図中
第３列及び＄４列金抵抗として用いている。すなわち、
第１列及び第２列の受動素子構成要素（２１Ａ） （２
１Ｂ）にあっては、第１の導体層（２３）の電極取出口
（２５） （２６）と、第２の導体層（２４）のそれ（
２７）と、を介して電極を取出し、金属配線にニジ接続
している。なお、第２列にあってはキャパシタ（２１Ｂ
）（２１Ｂ） ？並列に接続している。また、第３列及
び第４列の各構成要素（２１Ｃ：（２１Ｄ）にあっては
、第１の導体層（２３）の電極取出口（２５） （２６
）ａ−介して電極を取出し、これを金属配線（２８）
（２９）で接続し、この第１の導体層（２３）のシート
抵抗を抵抗として用いている。なお、第４列では抵抗（
２１Ｄ）（２１Ｄ） ｋ直列に接続したものである。
また、第２の導体層（２４）にも電極取出口を例えば２
個設け、これらの取出口より電極を取出し、それぞれ金
属配線に接続することで、第２の導体層（２４）のみを
抵抗として使用できることはもちろんである。
個設け、これらの取出口より電極を取出し、それぞれ金
属配線に接続することで、第２の導体層（２４）のみを
抵抗として使用できることはもちろんである。
さらに、各受動素子構成要素（２１Ａ） （２１Ｂ）・
・・・・・ｔその金Ａ・Ａ配線を変えることにより、任
意の割合でキャパシタとして、逆に、抵抗としてモ１史
用できることにいうまでもない。
・・・・・ｔその金Ａ・Ａ配線を変えることにより、任
意の割合でキャパシタとして、逆に、抵抗としてモ１史
用できることにいうまでもない。
以上説明してきたように、本発明によれは、複数の受動
素子構成要素ｔｌ−肩するマスタスライスＩＣにおいて
、その全ての受動素子構成費：ｉＡをＩＥＩの） 導体
領域と絶赦族と第２の導体領域とのｆｄ層本体偽造し、
これらの４木領域の一方にのみ叡Ｃの′ピ極ｒ％又は、
そｎ（：′れに盲検ｔ１接続可ｈ１としたため、金属配
線を異ならせることにより、各使累１−？ヤパシタとし
ても抵抗としても任意ｖｃｌ能石せることができ、こｎ
、らのギャバシメ又ｌｌ′：ｌ：抵抗の９底比率ｋｊＦ
ｉＬ−のマスタスライスＩｃにおいて任意ｌＣ得ること
ができる。その結果、マスタスライスＩＣにおける不必
螢な無駄な面積を低減でき、集積度の向上を図ることが
できる。
素子構成要素ｔｌ−肩するマスタスライスＩＣにおいて
、その全ての受動素子構成費：ｉＡをＩＥＩの） 導体
領域と絶赦族と第２の導体領域とのｆｄ層本体偽造し、
これらの４木領域の一方にのみ叡Ｃの′ピ極ｒ％又は、
そｎ（：′れに盲検ｔ１接続可ｈ１としたため、金属配
線を異ならせることにより、各使累１−？ヤパシタとし
ても抵抗としても任意ｖｃｌ能石せることができ、こｎ
、らのギャバシメ又ｌｌ′：ｌ：抵抗の９底比率ｋｊＦ
ｉＬ−のマスタスライスＩｃにおいて任意ｌＣ得ること
ができる。その結果、マスタスライスＩＣにおける不必
螢な無駄な面積を低減でき、集積度の向上を図ることが
できる。
第１図は本発明に係る半導体装置の一実施例を示すその
概略平面図、第２図は従来装置を示すその概略平面図で
ある。 （２ｔＡ）（２１Ｂ）・・・・・・受動素子構成要素、
（２２）・・・・・・半導体基板、（２３）・・・・・
第１の導体領域、（２４）・・・・・・第２の導体領域
。 代理人 弁理士 内 原 晋：・５，２．′ゝ−
１−一
概略平面図、第２図は従来装置を示すその概略平面図で
ある。 （２ｔＡ）（２１Ｂ）・・・・・・受動素子構成要素、
（２２）・・・・・・半導体基板、（２３）・・・・・
第１の導体領域、（２４）・・・・・・第２の導体領域
。 代理人 弁理士 内 原 晋：・５，２．′ゝ−
１−一
Claims (1)
- 単一の半導体基板に形成される第１の導体領域と、該第
１の導体領域上に絶縁膜を介して積層された第２の導体
領域と、を有するマスタスライス式半導体装置であって
、前記第１の導体領域及び第２の導体領域の少なくとも
一方に複数の電極を接続し、あるいは、該第１の導体領
域及び第２の導体領域のそれぞれに電極を接続して異な
る機能の受動素子を形成可能としたことを特徴とするマ
スタスライス式半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28876885A JPS62147745A (ja) | 1985-12-20 | 1985-12-20 | マスタスライス式半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28876885A JPS62147745A (ja) | 1985-12-20 | 1985-12-20 | マスタスライス式半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147745A true JPS62147745A (ja) | 1987-07-01 |
Family
ID=17734458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28876885A Pending JPS62147745A (ja) | 1985-12-20 | 1985-12-20 | マスタスライス式半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000035004A1 (en) * | 1998-12-10 | 2000-06-15 | Nec Corporation | Integrated circuit |
-
1985
- 1985-12-20 JP JP28876885A patent/JPS62147745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000035004A1 (en) * | 1998-12-10 | 2000-06-15 | Nec Corporation | Integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474351B (zh) | 具有交替疊層部分的整合電容器 | |
| WO2005083787A1 (en) | Configurable integrated circuit capacitor array with via layers | |
| JPS62147745A (ja) | マスタスライス式半導体装置 | |
| JPH01225137A (ja) | 半導体集積回路装置 | |
| JP3913489B2 (ja) | 半導体装置 | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JPH1065148A (ja) | 半導体装置及びその製造方法 | |
| JPS5929440A (ja) | 半導体集積回路装置 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JPH0419808Y2 (ja) | ||
| JP2002100732A (ja) | 容量素子形成方法 | |
| JPS59161858A (ja) | 半導体集積回路 | |
| JPH0691224B2 (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH054515U (ja) | 半導体集積回路装置におけるコンデンサのレイアウト構造 | |
| JPH01283896A (ja) | 混成集積回路 | |
| JPH03235366A (ja) | マスタースライス方式半導体集積回路装置 | |
| JPH0586866B2 (ja) | ||
| JPH03253057A (ja) | 半導体集積回路 | |
| CN116013894A (zh) | 可配置电容 | |
| JPS6070754A (ja) | 混成集積回路の製造方法 | |
| JPH0548048A (ja) | マスタスライス型半導体集積回路装置 |