JPS6070754A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPS6070754A
JPS6070754A JP17995583A JP17995583A JPS6070754A JP S6070754 A JPS6070754 A JP S6070754A JP 17995583 A JP17995583 A JP 17995583A JP 17995583 A JP17995583 A JP 17995583A JP S6070754 A JPS6070754 A JP S6070754A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrode
integrated circuit
common electrode
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17995583A
Other languages
English (en)
Inventor
Kazuoki Tanahashi
棚橋 万起
Hideaki Hachidan
八段 英明
Sumio Horiike
純夫 堀池
Hiroyuki Nakano
弘幸 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP17995583A priority Critical patent/JPS6070754A/ja
Publication of JPS6070754A publication Critical patent/JPS6070754A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)考案の分野 この発明は混成集積回路の製造方法、特に一方の電極が
共通接続される複数個のコンデンサを絶縁基板上に形成
する混成集積回路の製造方法に関する。
(ロ)従来技術とその問題点 一般に、絶縁基板上にコンデンサや厚膜抵抗体が印刷焼
成された混成集積回路が製造され、実用されている。こ
の種の混成集積回路において、第1図に示すように、回
路構成上、H[lilのコンデンサC1、C2の一方電
極が共通接続される場合がしばしばある。これら21固
のコンデンサを糸色縁基板上に形成するのに、従来は第
2図、第3図に示すように、コンデンサC1、C2を別
々の場所に厚膜ペーストにより印刷焼成していた。すな
わちコンデンサCIは下部電極2、誘電体3及び上部電
極4が、コンデンサC2は下部電極5、誘電体6及び上
部電極7が、それぞれ積層されて構成され、それぞれ絶
縁基板1上の別々の場所に形成されていた。そして、例
えば上部電極4.7が配線パターン8で一体的に連結さ
れ、両コンデンザの電極の一方が電気的に共通接続され
ていた。そのため混成集積回路は、両コンデンザの電極
面積、コンデンサ間の配線パターン、及びその間隙等の
面積に規制され、高密度化、小形化するのに限界があっ
た。
(ハ)発明の目的 この発明の目的は、上記に鑑み、従来のものより混成集
積回路の高密度化をはかり、さらに小形化したものを得
ることのできる混成集積回路の製造方法を提供すること
である。
(ニ)発明の構成と効果 上記目的を達成するために、この発明の混成集積回路の
製造方法は、絶縁基板上に下部電極を形成し、この下部
電極上に第1の誘電体層を形成し、続いてこの第1の誘
電体層上に共通電極を形成し、さらにこの共通電極上に
第2の誘電体層を形成し、この第2の誘電体層上に上部
電極を形成するようにしている。
この発明の製造方法によれば、複数個のコンデンサが絶
縁基板上に重層されて形成されることになるので、コン
デンサ間を接続する配線パターン用の面積領域が不要と
なり、また基板上に必要な両コンデンサの電極面積も略
1個分あればよく、厚膜コンデンサの占有面積を大幅に
軽減でき、混成集積回路の高密度化、小形化を達成する
ことができる。その上、電極自体が共用されるので、電
極材料費、工費も低減できる。
(ホ)実施例の説明 以下、実施例により、この発明をさらに詳細に説明する
第4図はこの発明の1実施例を示す混成S積回路の平面
図、第5図は第4図の線TI −IIで切断した同混成
集積回路の断面図である。
この実施例は絶縁基板11上に、2個のコンデンサC1
l、C12を重層形成する場合を示している。
これらコンデンサC1l、C12の形成ば、絶縁基板1
1上に、下部電極12を印刷焼成し、この下部電極12
上から第1の誘電体層13を形成し、続いてこの誘電体
層13上に共通電極14が形成される。この場合、もち
ろん下部電極12と共通電極14は誘電体層13で電気
的にセパレートされている。
次に、共通電極14上に、第2の誘電体層15が形成さ
れ、さらにこの第2の誘電体層15」−に上部電極16
が形成される。この場合も、共通電極14と上部電極1
6は誘電体N1’5により電気的にセパレートされてい
る。
以上の順で絶縁基板11上に、各電極や誘電体層の重層
形成がなされると、下部電極12と第1の誘電体N13
と共通電極14で、コンデンサC11が構成され、また
共通電極14と第2の誘電体層15と上部電極16でコ
ンデンサC12が構成される。
図からも明らかなように、上記実施例方法により得られ
る2つのコンデンサC1l、CI2を含む混成S積回路
は、2つのコンデンサC1l、C12の一方が共通電極
で兼用されるし、また占有面積も1個分となる。
なお、上記実施例では、2個のコンデンサを絶縁基板上
に形成する場合について説明したが、この発明は3個以
上のコンデンサを形成する場合にも通用できる。
例えば第6図に示すように、コンデンサC1l、C12
の一方の電極が共通接続される一方、コンデンサC12
の他方の電極とコンデンサC13の一方の電極を共通接
続する回路を絶縁基板上に形成する場合には、第4図、
第5図で説明したのと同様にして、コンデンサC11、
C12の各電極、誘電体層を重層形成し、さらに続いて
、今度は、コンデンサC12の上部電極を共通電極とし
、その上に第3の誘電体層を形成し、最後に上部電極を
形成すれば、重層されたコンデンサC1l、C12、C
13を得ることができる。全く同様にして第4、第5・
・・のコンデンサを順次重層形成していくことも可能で
ある。
【図面の簡単な説明】
第1図はこの発明の前提となる電極の一方が共通接続さ
れる2個のコンデンサの接続図、第2図は従来例を示す
混成集積回路の平面図、第3図は同混成集積回路の線1
−1で切断した断面図、第4図はこの発明の1実施例を
示す混成集積回路の平面図、第5図は第4図に示す同混
成集積回路の線n−nで切断した断面図、第6図は他の
実施例を説明するためのコンデンサ接続図である。 11:絶縁基板、 12:下部電極、 13:第1の誘電体層、 14:共通電極、15:第2
の誘電体層、 16:上部電極、C1l・C12・C1
3:コンデンサ 特許出願人 立石電機株式会社 代理人 弁理士 中 村 茂 信 第1図 第6図 第2図 第3図 第4図 第5図 に 七 手続ネ甫正署モ(自発) 29発明の名称 混成集積回路の製造方法 3、補正をする者 事件との関係 特許出願人 住所 京都市右京区花園土堂町10番地名称 (294
)立石電機株式会社 代表者 立石孝雄 4、代理人 住所 ◎600京都市下京区五条通大宮東入ル柿本町5
94番地の41山善ビル402自発補正 (11明細書の第1ページの下から第6行目に「(イ)
考案の分野」とあるを「(イ)発明の分野」と補正する
。 以上

Claims (1)

    【特許請求の範囲】
  1. (1)一方の電極が電気的に共通接続される複数個のコ
    ンデンサを絶縁基板上に形成する混成集積回路の製造方
    法であって、 前記絶縁基板上に下部電極を形成し、この下部電極上に
    第1の誘電体層を形成し、続いてこの第1の誘電体層上
    に共通電極を形成し、さらにこの共通電極上に第2の誘
    電体層を形成し、この第2の誘電体層上に上部電極を形
    成するようにした混成集積回路の製造方法。
JP17995583A 1983-09-27 1983-09-27 混成集積回路の製造方法 Pending JPS6070754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17995583A JPS6070754A (ja) 1983-09-27 1983-09-27 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17995583A JPS6070754A (ja) 1983-09-27 1983-09-27 混成集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS6070754A true JPS6070754A (ja) 1985-04-22

Family

ID=16074879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17995583A Pending JPS6070754A (ja) 1983-09-27 1983-09-27 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6070754A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319618B1 (ko) * 1999-04-20 2002-01-05 김영환 반도체 소자의 커패시터 및 제조방법
JP2017533662A (ja) * 2014-10-31 2017-11-09 レイセオン カンパニー 単一の直列キャパシタ及び分路キャパシタ構成要素を結合した出力整合ネットワーク

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319618B1 (ko) * 1999-04-20 2002-01-05 김영환 반도체 소자의 커패시터 및 제조방법
JP2017533662A (ja) * 2014-10-31 2017-11-09 レイセオン カンパニー 単一の直列キャパシタ及び分路キャパシタ構成要素を結合した出力整合ネットワーク

Similar Documents

Publication Publication Date Title
US4626816A (en) Multilayer series-connected coil assembly on a wafer and method of manufacture
JPS5924535B2 (ja) 積層複合部品
JPS6070754A (ja) 混成集積回路の製造方法
JP3102358B2 (ja) トリミングコンデンサおよびそのトリミング方法
JP2712295B2 (ja) 混成集積回路
JPS6221260B2 (ja)
JPH11195531A (ja) チップ部品、チップネットワーク部品
JPS6341205B2 (ja)
JPS62237714A (ja) 積層セラミツクコンデンサ
JP2978553B2 (ja) コンデンサブロック
JP2958804B2 (ja) 積層チップコモンモードチョークコイル
JPS6099522U (ja) 積層型コンデンサ
JPH02142173A (ja) 集積回路部品とその実装構造
JPS6083234U (ja) 積層コンデンサ
JPH0338813A (ja) Lc複合部品
JPS6214671Y2 (ja)
JPH08139547A (ja) 積層emiフィルタ
JPH037404A (ja) チップ型ディレイライン
JPS5988936U (ja) アクテイブ・フイルタ
JPS62210612A (ja) 積層コンデンサ
JP2627625B2 (ja) 積層集積回路
JPH06275464A (ja) Crフィルタアレー
JPS6062146A (ja) 混成集積回路の製造方法
JPH0247024U (ja)
JPH0640562B2 (ja) 混成集積回路装置