JPS62133818A - ミラ−電流補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はトランジスタートランジスタ論理（ＴＴＬ）出
力回路に関し、特に出力「シンク」トランジスタの遮断
に際してベース−コレクタ接合の静電容量に電荷を蓄積
するような電流パルス即ちミラー電流を補償するための
回路に関する。この電流パルスは、シンクトランジスタ
を再起動させ、出力信号を劣化させるものである。

〈従来の技術〉 単純化された位相反転出力回路１０が第１図に示されて
いる。入力リード１５に加えられた高電圧入力信号Ｉｉ
は出力リード８０に於て、位相反転されかつ増幅された
低電圧出力信号■０を発生する。逆に、低電圧入力信号
ｌｉは、高電圧出力信号ＩＯを発生する。入力信号Ｉｉ
を供給する図示されない駆動回路は、出力リード８０に
接続された負荷回路９０による影響に対して回路１０に
より分離即ち緩衝されている。

入力信号位相分割段２０は、電流シンク段３０及び電流
ソース段４０を制御し交互に導通させる。

入力リード１５を介してＮＰＮトランジスタＱ１のベー
スに加えられたハイレベルの入力信＠Ｉｉはトランジス
タＱ１を導通させる。トランジスタＱ１のエミッタから
ＮＰＮトランジスタのトランジスタＱ２のベースに加え
られた電流は、トランジスタＱ２によりハイレベルのシ
ンク制御信号を導通させ、このシンク制御信号がＮＰＮ
トランジスタＱ３に加えられるとトランジスタＱ３を導
通させシンク３０を活性化させる。トランジスタＱ３の
コレクタは、外部の静電容量即ち負荷９０に接続された
出力リード８０からの電流をプル即ちシンクさせ、その
コレクターエミッタ経路を経て接地リードに導く。

入力リード１５即らトランジスタＱ１のベースに加えら
れたローレベルの入力信号１ｉは、トランジスタＱ１を
遮断すると共に、トランジスタＱ２も遮断ざぜ、抵抗器
Ｒ２の一方の端部のノード２４のソース制御電圧を上昇
させ、その結果ＮＰＮトランジスタＱ４及びＮＰＮトラ
ンジスタＱ５を導通させる。トランジスタＱ５のエミッ
タは位相反転回路出力リード８０から負荷９０に向けて
電流をソース即らブツシュする。

出力負荷９０の静電容量を迅速に駆動即ちスイッチする
ために有効な出力電流を得るためには出カトランジスタ
Ｑ３及びＱ５が位相反転回路１０内の他のトランジスタ
よりも物理的に大型のものでなければならない。トラン
ジスタＱ３のベースの大きな静電容量はその導通の間に
電荷を蓄積し、この電荷は、出力信号］Ｏをハイレベル
にスイッチするに際してトランジスタＱ３を遮断するた
めに放電されなければならない。抵抗器Ｒ６は、トラン
ジスタＱ３のベースを接地電位に向けて放電するための
導通路を提供する。トランジスタＱ３はミラー静電容量
Ｃｍと呼ばれる大きなコレクターベース間静電容量をも
有する。第２図はシンクトランジスタＱ３の等何回路を
示すもので、この回路中ミラー静電容量Ｃｍがベース−
コレクタ接合に並列接続された別個のコンデンサとして
示されている。

位相分割段２０（第１図）は、出力信号ＩＯを切替える
に際して、シンク段３０を遮断すると同時に電流ソース
段４０を導通させる。両トランジスタＱ３、Ｑ５が切替
られる途中に、トランジスタＱ３のベース−エミッタ接
合部の順方向バイアスが０．７ボルｌ〜以下に落ちると
共に、トランジスタＱ５が切替られ、出力リード８０の
電圧が高められる。トランジスタＱ３のベース−コレク
タ接合部の逆方向バイアスが急激に増大することにより
出力リード８０からの過渡的なミラー電流Ｉｍ＝ｃｍ　
（ｄｖ／ｄ↑）がミラー静電容ＩＣｍを充電する。この
ようにして、静電容量Ｃｍを充電するミラー電流がトラ
ンジスタＱ３のコレクチ−ベース電圧（ｄｖ／ｄｔ）の
変化率に比例することとなる。

特に、出力信号ＩＯが小さな静電容量を有する負荷９０
を駆動する際にミラー電流が問題となるが、これは、負
荷９０が極めて急激に充電され、トランジスタＱ３のコ
レクタの電圧か急激に上昇し、（短時間に亘ってである
が）大きなミラー電流をトランジスタＱ３のベースに送
り込むこととなるからである。トランジスタＱ３のベー
ス−エミッタ接合部が順方向にバイアスされると、電流
Ｉｍの一部が電流ＩｂとしてトランジスタＱ３のベース
−エミッタ接合部を流れる。電流Ｉｂは通常のトランジ
スタの作動に於けるようにベースのリードに加えられる
制御信号からではなくむしろミラー静電容量ｃｍを充電
することにより発生するもので必る。ミラー電流Ｉｍは
、出力電流ＩＯをごく僅かにオフセットさせるが、これ
は、電流ＩｂがトランジスタＱ３を一時的に再起動させ
、コレクタ電流を■ｆ−β・Ｉｂ（β＝トランジスタＱ
３の電流増幅率）だけシンクさせる以外重要な問題とは
ならない。出力ノード電流ＩＣ＝Ｉｍ＋Ｉｆは、第３図
に示されたように上昇する出力信号Ｉｏにディップ（ス
パイクまたはグリッチ）を発生させる。これは、電源Ｖ
ＣＣから電流スパイクを引出すこととなり、電力を消費
しかつ不要な発熱の原因となる。信号ＩＯが負荷段９０
の閾値を下回るほど十分にグリッチが大きい場合には、
グリッチが負荷９０を超えて図示されない他の接続回路
に及ぶことがおる。

ミラー電流１ｍは回避できないが、トランジスタＱ３の
ベースの電圧を下げることによりミラー電流１ｍを電流
Ｉｂと、ベースのリードから分流される電流Ｉｄ（第２
図）とに分割することができる。Ｉｂ＝Ｉｍ−１ｄであ
ることから、電流Ｉｂから電流Ｉｄに向けて分流された
電流■ｍの成分は、０倍されることがなく、それだけ出
力電流ＩＯ中の電流Ｉｆによるスパイクの影響を小さく
することができる。すべての電流Ｉｂを電流Ｉｄとして
分流できる場合には、電流Ｉｆがなくなり、ミラー電流
が重要な問題ではなくなる。第１図の抵抗器Ｒ６は、そ
の抵抗値及びその両端に発生する電圧に応じて一定量の
電流をシンクさせる受動的な回路素子である（第１図）
。抵抗器Ｒ６、公知技術に基づく比較的効果の小さいミ
ラー電流の予防策でおる。抵抗器の抵抗値を小さくする
ことによりトランジスタＱ６から接地レベルに向けてよ
り多量のミラー電流をシャントさせようとした場合には
、回路１０の電力消費が増大する。

公知技術に基づくミラー電流の問題の別の解決策として
は、第４図に示された回路４ａ〜４ｄなどにより示され
るようにミラー電流Ｉｍの可及的に多量の成分を電流■
ｄとして分流しようとするものである。公知技術に基づ
く回路４ａは、抵抗器Ｒ４ａを介してトランジスタＱ３
に接続されるトランジスタＱ６ａを用いるものである。

回路４ａは、トランジスタＱ３のβの製造上のばらつき
または温度によるばらつきを補償する点などに於て抵抗
器Ｒ６よりも優れている。しかしながら、出力信号がロ
ーからハイに移る時にトランジスタＱ６ａを積極的に導
通させるような出力信号ＩＯに従って変化するようなノ
ードからのフィードバック経路が形成されず、そのため
この回路４ａはミラー電流を補償する上で十分に効果的
であるとは言えない。

更に別のミラー電流を補償するための公知技術に基づく
回路としては、トランジスタを能動素子として用い、そ
のベースを、出力信号１０の電圧と同一の位相にて電圧
が変化する出力位相反転回路１０のノードに静電容量的
に結合するようにして制御し、トランジスタＱ３のベー
スから電荷を分流させるようにしたものがある。例えば
、米国特許第４，００６，３７０号及び同第４，３２１
゜４９０号明細書に於ては、出力リード８０に接続され
た比較的大きなコンデンサＣｂを有する第４ｂ図と同様
な回路が開示されている。トランジスタＱ３が遮断しト
ランジスタＱ５が導通する時に、出力信号ＩＯの電圧Ｖ
が上昇し、コンデンサｃｂが電流ｌ４ｂ＝Ｃｂ　（ｄｖ
／ｄｔ）により充電される。これは、トランジスタＱ６
ｂのコレクタ電流Ｉｄ−β・Ｉ４ｂへと増幅され、電流
Ｉｂから電流Ｉｄを分流ざぜ、電流Ｉｆを抑制する（第
２図）。しかしながら、コンデンサｃｂによる静電容量
的結合により、トランジスタＱ３のベースが、コンデン
サｃｂを充電させ、トランジスタＱ６ｂを励起しかつト
ランジスタＱ３のベースを不測に放電させ、出力信号■
０に電流スパイクを発生させるような負荷９０からのノ
イズによる悪影響に曝されることとなる。

出力負荷９０からのノイズに暴露されることに伴う問題
の１つは、「回路内エミュレーション」即ち負荷回路９
０を出力リード８０に接続して行うようなシステムのテ
ストに際して発生する。このシステムを位相反転回路１
０からローレベルの出力信号ＩＯを得るようにしてテス
トしたいが、何らかの理由により負荷９０にハイレベル
の信号Ｉｏを引起したい場合には、テストプローブ（図
示せず）が出力リード８０に接続されハイレベルの信号
Ｉｏを発生させる。まずこのオーバーライド信号Ｉｏは
トランジスタＱ３のコレクタの電圧を上貸させ、電流Ｉ
４ｂによりトランジスタＱ６ｂを導通させ、トランジス
タＱ３から電流Ｉｂを分流さけると共にトランジスタＱ
３を遮断状態に向けて変化させ、既にハイレベルに高め
られているリード８０を更に電層ハイレベルの状態にす
る。

しかしながら、出力リード８０の電圧が一旦その上限値
に達し上昇を停止すると、電流Ｉ４ｂが停止し、トラン
ジスタＱ６ｂが電流Ｉｄを分流するのを停止し、トラン
ジスタＱ３が再び電流をシンクし始め、出力リード８０
の電圧が下降し始める。

テストプローブか継続して出力リード８０をハイ状態に
維持するため、リード８０の出力電圧が、テストプロー
ブ内の及び／または負荷回路９０内のＲＣ時定数回路に
従って振動し始め、所望のテストの進行を妨げることと
なる。

更に別の公知のミラー電流補償回路によれば、コンデン
サが前記よりも非直接的に出力リードに接続される。米
国特許第４，１３２，９０６号明細書には、ミラー電流
シャントトランジスタＱ６Ｃを駆動ざゼるためにトラン
ジスタＱ４のエミッタにコンデンサＣＣを接続してなる
回路４Ｃなどの回路が開示されている。これは、トラン
ジスタＱ５のベース−エミッタ接合部がコンデンサＣＣ
に直列接合されたコンデン゛りとして機能するためにミ
ラー電流補償回路４Ｇを出力リード８０に対して十分に
バッファできないという欠点があり、そのためにミラー
電流補償回路が出力信＠ＩＯの電圧の上昇に伴い好まし
くない影響を受けるという問題が発生する。

米国特許第４，４４９，０６３号明細書に於ては、第４
ｄ図に示されたように、抵抗器Ｒ２の一方の端部に設け
られたソース制御ノード２４にコンデンサＣｄの一方の
リード線を接続してなる回路が開示されている。これに
よれば、出力リード８０とシャントトランジスタＱ６ｄ
のベースとの間の静電容量結合による悪影響を緩和する
ことができる。しかしながら、抵抗的にプルアップされ
たソース制御ノード２４がコンデンサＣｄの大きな静電
容量による過大な負荷を受けることとなり、回路４ｄな
どの補償回路を用いる出力回路１０のスイッチング速度
を劣化させるという欠点がある。

このように、シャントトランジスタを位相反転出力リー
ド８０に静電容量的に結合し、ソース段に対する負荷を
増大させ、シンク段を出力負荷からのノイズに暴露する
という従来技術に基づくミラー電流補償回路の欠点を解
消するようなミラー電流補償回路が望まれていた。

〈発明が解決しようとする問題点〉 このような従来技術の欠点に鑑み、本発明の主な目的は
ローレベルからハイレベルに向けて円滑な変化を行なう
ような出力回路を提供することにある。

本発明の第２の、プルダウントランジスタのベースから
ミラー電流を分流させ、コレクタ電流を増幅することの
ないようなミラー電流補償回路を提供することにおる。

本発明の第３の目的は、出力信＠ＩＯをハイレベルにす
るようなテストの間に出力信号の振動を引起さないよう
なミラー電流補償回路を提供づることにある。

〈問題点を解決するための手段〉 本発明に基づく回路は、ミラー電流を補償することに関
連する上記及び他の目的を達成するべく、出力端子電圧
と同位相の電圧変化を行なうが出力端子に対しては直接
的または静電的に結合していない補償制御ノードに於け
る電圧の上昇により導通するようなシャントトランジス
タを介してシンクトランジスタのベースを順方向バイア
スのためには不十分な接地電圧にシャントさせる。シャ
ントトランジスタのベースは、位相反転回路の前段部分
に於て補償制御ノードに接続され、出力信号のローレベ
ルからハイレベルへの変化に追随はするが分離された状
態にある。

〈実施例〉 以下、本発明の好適実施例を添付の図面について詳しく
説明する。

第５図は、本発明の一好適実施例に基づくミラー電流補
償回路７０を備える位相反転バッファ回路５０を示す。

回路５０は、入力信号Ｉｉのための位相分割段６０と、
電流ソース段４０と、電流シンク段３０とを有する。こ
の図中、第１図〜第４図に示された公知技術に基づく位
相反転回路の各部分に対応する部分には同一の符号を付
しである。成る別の実施例によれば、位相分割トランジ
スタＱ１１、Ｑ１２は、機能的には第１図のトランジス
タＱ１、Ｑ２と同様のものからなる。入力リード１５に
加えられたハイレベルの入力信号Ｉｉは、位相分割トラ
ンジスタＱ１１、Ｑ１２を導通させる。これにより、抵
抗器Ｒ１、Ｒ２から電流を引出し、ショットキートラン
ジスタＱ４のベースに於けるソース制御ノード２４の電
圧を下げ、電流ソース段４０を遮断すると同時にショッ
トキートランジスタＱ３のベースに於けるシンク制御ノ
ード２３に向けてシンク制御電流Ｉｂの供給を開始する
。

第５図の位相反転出力バッフ７回路５０は、トランジス
タＱ８のエミッタフォロワーリード７５を介してミラー
電流補償制御ノード６５に接続された駆動コンデンサＣ
により駆動されるシャントトランジスタＱ７によりミラ
ー電流を補償する。

ノード６５は、出力リード８０に対しては概ね分離され
電流を引出すことがないにもかかわらずミラー電流補償
回路７０を効果的に制御することができる。ミラー電流
補償制御ノード６５は、ソース段４０からも分離されて
おり、駆動コンデンサＣが、ソーストランジスタＱ４の
ベース或いは出力トランジスタＱ５のベースから電流を
引出すことがない。

バイポーラトランジスタは、一般にコレクタよりも高度
にドープされたエミッタを有するように製造され、その
ため一般のトランジスタに於ては、ベース−エミッタ間
接合部の静電容量が、コレクターベース間静電容量より
も大きい。公知技術に基づく回路４ｄ（第４図）に於て
は、シャントトランジスタＱ６ｄを駆動する駆動コンデ
ンサ−ＣｄかトランジスタＱ４のベースに於Ｇブるノー
ド２４に接続されている。従って、コンデンサＣｄは、
トランジスタＱ４、Ｑ５の比較的高いベース−エミッタ
間接合部の静電容量を介して出力リード８０に接続され
る。それに対して、本発明に基づく回路に於ける駆動コ
ンデンサＣは、トランジスタＱ３、Ｑｌｌのコレクター
ベース間接合部の比較的小ざな静電容量に直列接続され
たトランジスタＱ１１のベース−エミッタ間接合部を介
して出力リード８０に接続されているノード６５により
制御される。従って、本発明によれば、ミラー電流補償
制御ノード６５が、ソース制御ノード２４よりも出力リ
ード８０からより好適に分離されている。シャントトラ
ンジスタＱ７は、ショットキートランジスタからなるも
のであるのが好ましい。

抵抗器Ｒ７は、シャントトランジスタＱ７のベースとコ
レクタとの間のβ補償用の抵抗器として機能する。

位相反転出力ハラフッ回路５０の入力リート１５に於け
る入力信号Ｉｉか降下するとショットキートランジスタ
Ｑ１１、Ｑ１２か遮断し、ミラー電流補償制御ノード６
５（トランジスタＱ８のベース）に於ける電圧が増大し
、電流ＩＲ１を抵抗器Ｒ１を介して流通させ始める。ト
ランジスタＱ８のコレクタは、電源ＶＣＣからの電流を
導通させエミッタ電流を発生する。コンデンサＣを充電
する電流ＩｎはＩＲｌ　（Ｑ８のβ−←１）となる。

コンデンサＣは、第５図に示されたコンデンサであって
も、ライン７５に接続されたシャントトランジスタの図
示されていない非活性の第２のエミッタにより得られる
ベース−エミッタ間静電容量などの逆方向バイアスされ
たＰＮ接合部からなるものであってもよい。トランジス
タＱ７の第１のエミッタが接地されているため、このよ
うな第２のエミッタは常に逆方向にバイアスされコンデ
ンサとして機能する。入力信号■ｉがハイレベルからロ
ーレベルにスイッチングされると、ミラー電流補償制御
ノード６５に於ける電圧の上昇に伴い、電流Ｉｎかシャ
ントトランジスタＱ７を導通させ、トランジスタＱ３か
らミラー電流１ｍを分流させるような低インピーダンス
路を形成する。

位相分割トランジスタＱ１１がハイレベルのソース制御
信号に向けてスイッチングを完了した時に、トランジス
タＱ８のエミッタはコンデンサＣの充電を完了し、ライ
ン７５の電流Ｉｎが停止している。このようにして、電
荷がコンデンサＣに蓄えられる。（または、別の実施例
に於ては、電荷が、トランジスタＱ７の図示されていな
い第２のエミッタに蓄えられることとなる。）入力信＠
Ｉｉかハイレベルからローレベルに切替られる度にトラ
ンジスタＱ８のエミッタの電圧が上昇する必要があるた
め、入力信号Ｉｉがハイレベルでおって従ってトランジ
スタＱ１１が導通状態である時にライン７５を約２ＶＢ
Ｅのレベルに放電するためにショットキーダイオードＤ
が用いられる。ノード７５は、コンチングＣの電圧勾配
ｄｖ／ｄｔを形成するために充放電されなければならな
い。また、コンデンサＣがミラー電流補償制御ノード６
５に直接接続されトランジスタＱ８及びダイオードＤを
省略した場合にも電圧勾配ｄ　Ｖ／ｄ　ｔが得られるが
、静電容量Ｃが大きいことから、時定＠ＲＣが大きくな
り、ｄ　Ｖ／ｄ　ｔが小さくなる。トランジスタＱ８は
、コンデンサＣがより電層速やかに充電されるようなゲ
インを確保するものであるのが好ましい。

【図面の簡単な説明】

第１図はミラー電流の問題を有する位相反転出力回路を
単純化して示す回路図である。 第２図は第１図のプルダウントランジスタＱ３の等価回
路であって、コレクターベース間接合部のミラー静電容
量をトランジスタとは別個に示しである。 第３図は増幅されたミラー電流により歪んだ第１図の位
相反転回路の波形を示づグラフである。 第４図は、従来技術に基づく４種類のミラー電流補償回
路７Ｉａ〜４ｄを説明の便宜のために第１図の回路に同
時に示した回路図である。 第５図は本発明の一好適実施例に基づきバツファされた
ミラー電流補償回路を備える位相反転出力回路を示す回
路図である。 １Ｑ・・・位相反転出力回路 １５・・・出力リード　　２０・・・位相分割段２３・
・・シンク制御ノード ２４・・・ソース制御ノード ３０・・・電流シンク段　４０・・・電流ソース段５０
・・・出力バッファ回路 ６０・・・位相分割段 ６５・・・ミラー電流制御ノード ７０・・・ミラー電流補償回路 ７５・・・エミッタフォロワーリード ８０・・・出力リード　　９０・・・負荷特許出願人　
　モノリシック・メモリーズ・インコーホレイテッド 代　　理　　人　　弁理士　　大　島　陽　−図面の浄
書（内容に変更なし） ＦＩＧ、　Ｉ ＦＩＧ・２ＦＩＧ、３ ＦＩＧ、４ （方式） １、事件の表示　　　　　　昭和６１年特許願第１７１
４７８号２、発明の名称 ミラー電流補償回路 ３、補正をする者 事件との関係　　特許出願人 名　称　　　　モノリシック・メモリーズ・インコーホ
レイテッド ４、代理人

Claims (6)

【特許請求の範囲】
1. （１）入力端子と、出力端子と、第１の電位を有する直
   流電源と、第２の電位を有する接地端子と、入力信号電
   流に対して同位相及び１８０度異なる位相のシンク制御
   電流及びソース制御電流を発生するべきシンク制御ノー
   ド及びソース制御ノードを有すると共に、前記電源に接
   続されたミラー電流補償制御ノードを有する入力信号位
   相分割段と、前記ソース制御信号がハイになった時に前
   記電源から前記出力端子に向けて電流を導通させるソー
   ス段と、前記シンク制御電流がハイとなった時に前記出
   力端子から前記接地端子に向けて電流を導通させるため
   のシンクトランジスタを有するシンク段とを有する反転
   出力バッファ回路に於けるミラー電流補償回路であって
   、 前記シンク制御ノードに接続されたコレクタと、前記接
   地端子に接続されたエミッタと、ベースとを有するシャ
   ントトランジスタと、 前記シャントトランジスタのベースと前記ミラー電流補
   償制御ノードとの間に接続されたコンデンサとを備える
   ことを特徴とするミラー電流補償回路。
2. （２）前記電源に接続されたコレクタと、前記コンデン
   サに接続されたエミッタと、前記ミラー電流補償制御ノ
   ードに接続されたベースとを有するコンデンサ駆動トラ
   ンジスタと、 前記コンデンサと前記駆動トランジスタのエミッタとの
   間に接続されたアノードと、前記ミラー電流補償制御ノ
   ードに接続されたカソードとを有するダイオードとを備
   えることを特徴とする特許請求の範囲第１項に記載のミ
   ラー電流補償回路。
3. （３）前記コンデンサが、前記シャントトランジスタの
   非活性の第２のエミッタからなることを特徴とする特許
   請求の範囲第２項に記載のミラー電流補償回路。
4. （４）前記シンクトランジスタ及び前記シャントトラン
   ジスタのベース間に接続された抵抗器を有することを特
   徴とする特許請求の範囲第２項に記載のミラー電流補償
   回路。
5. （５）入力端子と、出力端子と、電流供給源と、接地端
   子と、入力信号に対して同位相のソース制御信号及び入
   力信号に対して１８０度異なる位相のシンク制御信号を
   発生するように前記入力端子に加えられた入力信号に応
   答する位相分割段と、ソース制御信号が加えられた時に
   前記電流源から前記出力端子に向けて電流を導通させる
   ようなソース制御入力ノードを有する電流ソース段と、
   シンク制御信号に応答して前記出力端子と前記接地端子
   との間に電流を導通する電流シンク段とを有する位相反
   転回路に於て、前記シンク段の出力にミラー電流により
   発生する電流のシンクを減少させるためのミラー電流補
   償回路であって、 前記位相反転回路が前記ソース制御ノードとは別個に補
   償制御ノードを有し、 前記ミラー電流補償回路が、 ベースと、前記シンク制御信号を受けるべく接続された
   コレクタと、前記接地端子に接続された第１のエミッタ
   とを有するシャントトランジスタと、 コンデンサと、 前記入力信号に対して１８０度の位相差をもって導通す
   るべく前記補償制御ノードに接続されると共に前記コン
   デンサに電流（Ｉｎ）を供給するコンデンサ駆動トラン
   ジスタと、 前記入力信号に対して同位相にて前記コンデンサから前
   記補償制御ノードに向けて電流を放出するべく接続され
   たダイオードとを有することを特徴とするミラー電流補
   償回路。
6. （６）前記シャントトランジスタがショットキートラン
   ジスタであって、前記ダイオードがショットキーダイオ
   ードであることを特徴とする特許請求の範囲第５項に記
   載のミラー電流補償回路。