KR890016669A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR890016669A
KR890016669A KR1019890003837A KR890003837A KR890016669A KR 890016669 A KR890016669 A KR 890016669A KR 1019890003837 A KR1019890003837 A KR 1019890003837A KR 890003837 A KR890003837 A KR 890003837A KR 890016669 A KR890016669 A KR 890016669A
Authority
KR
South Korea
Prior art keywords
output terminal
coupled
signal
voltage level
bipolar transistor
Prior art date
Application number
KR1019890003837A
Other languages
English (en)
Inventor
미쯔오 우사미
노보루 시오자와
도시오 야마다
히로마사 가또
가즈요시 사또
도오루 고바야시
다쯔야 기무라
마사또 하마모또
아쯔시 시미즈
가오루 고유
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63081645A external-priority patent/JP2729379B2/ja
Priority claimed from JP63089622A external-priority patent/JPH01261024A/ja
Priority claimed from JP63274170A external-priority patent/JPH02121409A/ja
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890016669A publication Critical patent/KR890016669A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
    • H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용된 제 1 의 논리회로의 제 1 의 원리도를 도시한 회로도. 제 2 도는 제 1 도의 제 1 의 논리회로의 입출력 특성도. 제 3 도는 제 1 도에 도시한 제 1 의 논리회로의 동작예를 도시한 파형도. 제24도는 본 발명이 적용된 제 3 의 논리회로를 도시한 회로도. 제25도는 본 발명이 적용된 제 4 의 논리회로를 도시한 회로도. 제26도는 본 발명이 적용된 제 5 의 논리회로를 도시한 회로도.

Claims (22)

  1. 입력단자에 공급되는 입력신호에 따라서 서로 상보적인 제 1 의 신호 및 제 2 의 신호를 형성하기 위한 입력수단, 상기 제 1 의 신호의 전압레벨에 따라서 제 1 레벨의 출력신호를 출력단자로 공급하기 위한 제 1 전압레벨 출력수단 및 상기 입력신호의 전압레벨의 변화에 따라서 상기 입력수단에 의해 형성된 상기 제 2 의 신호에 따라서 일시적으로 제 2 전압레벨의 출력신호를 상기 출력단자로 공급하기 위한 제 2 전압레벨 출력수단을 포함하고, 상기 입력수단은 베이스가 상기 입력단자에 결합되고, 켈렉터가 상기 제 1 전압레벨 출력수단에 결합되고, 이미터가 상기 제 2 전압레벨 출력수단에 결합되는 제 1 의 바이폴라 트랜지스터를 포함하는 반도체 집적회로.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 제 1 전압레벨 출력수단은 베이스가 상기 제 1 의 바이폴라 트랜지스터의 컬렉터에 결합되고, 이미터가 상기 출력단자에 결합되는 이미터 폴로워를 형성하는 제 2 의 바이폴라 트랜지스터를 포함하고, 상기 제 2 전압레벨 출력수단은 제 3 의 바이폴라 트랜지스터와 제 1 의 용량을 포함하며 상기 제 3 의 바이폴라 트랜지스터는 켈렉터가 상기 출력단자에 결합되고, 베이스가 상기 제 1 의 용량의 제 1 전극에 결합되고, 그리고 제 1 의 용량의 제 2 전극은 상기 제 1 의 바이폴라 트랜지스터의 이미터에 결합되는 반도체 집적회로.
  3. 특허청구의 범위 제 2 항에 있어서, 또 상기 제 3 의 바이폴라 트랜지스터의 베이스에 제 3 전압레벨의 제 3 의 신호를 공급하기 위한 바이어스 수단을 포함하는 반도체 집적회로.
  4. 특허청구의 범위 제 3 항에 있어서, 상기 바이어스 수단은 이미터가 상기 제 3 의 바이폴라 트랜지스터에 결합되고, 베이스에 제 4 의 신호가 공급되는 제 4 의 바이폴라 트랜지스터를 포함하는 반도체 직접회로.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 제2 및 제 4 의 바이폴라 트랜지스터의 컬렉터는 반도체칩상에 공통으로 형성되는 반도체 직접회로.
  6. 특허청구의 범위 제 3 항에 있어서, 상기 바이어스 수단은 상기 출력단자와 상기 제 3 의 바이폴라 트랜지스터의 베이스 사이에 결합된 저항수단을 포함하는 반도체 직접회로.
  7. 특허청구의 범위 제 4 항에 있어서, 또 상기 출력단자의 전압레벨을 소정의 전압레벨 이상으로 유지하기 위한 상기 출력단자에 결합된 클램프 수단을 포함하는 반도체 집적회로.
  8. 특허청구의 범위 제 7 항에 있어서, 상기 클램프 수단은 이미터가 상기 출력단자에 결합되고, 베이스에 제 5 의 신호가 공급되는 제 5 의 바이폴라 트랜지스터를 포함하는 반도체 직접회로.
  9. 특허청구의 범위 제 8 항에 있어서, 상기 제2, 제4 및 제 5 의 바이폴라 트랜지스터의 컬렉터는 반도체칩 상에 공통으로 형성되는 반도체 직접회로.
  10. 특허청구의 범위 제 2 항에 있어서, 또 상기 제 2 전압레벨 출력수단의 출력동작을 촉진하기 위한 상기 제 1 의 용량의 제 1 전극에 제 2 전극이 결합되고, 제 2 전극에 상기 출력단자가 결합되는 제 2 의 용량을 갖는 촉진수단을 포함하는 반도체 집적회로.
  11. 특허청구의 범위 제10항에 있어서, 또 상기 제 3 의 바이폴라 트랜지스터의 베이스에 제 3 전압 레벨의 제 3 의 신호를 공급하기 위한 바이어스 수단을 포함하는 반도체 집적회로.
  12. 특허청구의 범위 제 11항에 있어서, 상기 바이어스 수단은 이미터가 상기 제 3 의 바이폴라 트랜지스터의 컬렉터에 결합되고, 베이스에 제 4 의 신호가 공급되는 제 4 의 바이폴라 트랜지스터를 포함하는 반도체 집적회로.
  13. 특허청구의 범위 제12항에 있어서, 또 상기 출력단자의 전압레벨을 소정의 전압레벨 이상으로 유지하기 위한 상기 출력단자에 결합된 클램프 수단을 포함하는 반도체 집적회로.
  14. 특허청구의 범위 제13항에 있어서, 상기 클램프 수단은 이미터가 상기 출력단자에 결합되고, 베이스에 제 5 의 신호가 공급되는 제 5 의 바이폴라 트랜지스터를 포함하는 반도체 집적회로.
  15. 입력신호에 반응해서 서로 상보적인 제1, 제2 출력신호를 각각 제 1 의 출력단자와 제 2 의 출력단자에 공급하는 논리수단, 상기 제 1 의 출력단자에 결합되고, 상기 제 1 의 출력단자의 전압레벨을 인출하기 위한 제 1 의 인출수단, 상기 제 2 의 출력단자에 결합되고, 상기 제 2 의 출력단자의 전압레벨을 인출하기 위한 제 2 의 인출수단, 상기 제 2 의 출력단자와 상기 제 1 의 인출수단 사이에 결합되고, 상기 제 2 의 출력단자에 공급되는 상기 제 2 출력신호가 제 1 전압레벨에서 제 2 전압레벨로 변화할 때에 상기 제 1 의 인출수단의 인출동작을 시키기 위한 제 1 의 신호를 형성하는 제 1 의 구동수단, 상기 제 1 의 출력단자와 상기 제 2 의 인출수단사이에 결합되고, 상기 제 1 의 출력단자에 공급되는 상기 제 1 출력신호가 상기 제 1 전압레벨에서 상기 제 2 전압 레벨로 변화할 때에 상기 제 2의 인출수단의 인출동작을 시키기 위한 제 2 의 신호를 형성하는 제 2 의 구동수단, 상기 제 1 의 출력단자와 상기 제 1 의 인출수단 사이에 결합되고, 상기 제 1 의 출력단자에 공급되는 상기 제 1 의 출력신호를 상기 제 1 의 인출수단으로 귀환시키기 위한 제 1 의 귀환수단 및 상기 제 2 의 출력단자와 상기 제 1 의 인출수단 사이에 결합되고, 상기 제 2 의 출력단자에 공급되는 상기 제 2 의 출력신호를 상기 제 2 의 인출수단으로 귀환시키기 위한 제 2 의 귀환수단을 포함하는 반도체 집적회로.
  16. 특허청구의 범위 제15항에 있어서, 상기 논리수단은 ECL는 논리수단이고, 상기 제 1 의 인출수단은 컬렉터가 상기 제 1 의 출력단자에 결합되고 베이스가 상기 제 1 의 귀환수단과 제 1 의 구동수단에 결합되는 제 1 의 바이폴라 트랜지스터를 포함하고, 상기 제 2 의 인출수단은 컬렉터가 상기 제 2 의 출력단자에 결합되고, 베이스가 상기 제 2 의 귀환수단과 제 2 의 구동수단에 결합되는 제 2 의 바이폴라 트랜지스터를 포함하고, 상기 제 1 도의 구동회로는 제 1 의 전극이 상기 제 1 의 바이폴라 트랜지스터의 베이스에 결합되고, 제 2 의 전극이 상기 제 2 의 출력단자에 결합되는 제 1 의 용량을 포함하고, 그리고 상기 제 2 의 구동회로는 제 1 의 전극이 상기 제 1 의 바이폴라 트랜지스터의 베이스에 결합되고, 제 2 의 전극이 상기 제 1 의 출력단자에 결합되는 제 2 의 용량을 포함하는 반도체 집적회로.
  17. 특허청구의 범위 제16항에 있어서, 상기 제 1 의 귀환수단은 상기 제 1 의 출력단자와 제 1 의 바이폴라 트랜지스터의 베이스 사이에 결합되는 제 1 의 저항수단을 포한하고, 상기 제 2 의 귀환수단은 상기 제 2 의 출력단자와 제 2 의 바이폴라 트랜지스터의 베이스 사이에 결합되는 제 2 의 저항수단을 포함하는 반도체 집적회로.
  18. 특허청구의 범위 제16항에 있어서, 상기 제 1 의 귀환수단은 베이스가 상기 제 1 의 출력단자에 결합되고, 이미터가 상기 제 1 의 바이폴라 트랜지스터의 베이스에 결합되는 제 3 의 바이폴라 트랜지스터를 포함하고, 상기 제 2 의 귀환수단은 베이스가 상기 제 2 의 출력단자에 결합되고, 이미터가 상기 제 2 의 바이폴라 트랜지스터의 베이스에 결합되는 제 4 의 바이폴라 트랜지스터를 포함하는 반도체 집적회로.
  19. 여러개의 범프전극을 갖는 반도체칩 상에 형성되는 여러개의 단위회로의 적어도 1개의 단위회로는 입력단자에 공급되는 입력신호에 따라서 서로 상보적인 제 1 의 신호 및 제 2 의 신호를 형성하기 위한 입력수단, 상기 제 1 의 신호의 신호의 전압레벨에 따라서 제 1 전압레벨의 출력신호를 출력단자로 공급하기 위한 제 1 전압 레벨 출력수단 및 상기 입력신호의 전압레벨의 변화에 따라서 사익 입력수단에 의해 형성된 상기 제 2 의 신호에 따라 일시적으로 제 2 전압레벨의 출력신호를 출력수단을 포함하고, 상기 여러개의 범프전극중의 적어도 1개의 범프전극은 상기 단위호로의 전원전압 단자에 결합하고 있는 반도체 집적회로.
  20. 특허청구의 범위 제19항에 있어서, 상기 여러개의 단위회로중 적어도 1개의단위회로는 제1의 용량으로서 형성되는 반도체 집적회로.
  21. 특허청구의 범위 제20항에 있어서, 상기 여러개의 단위회로의 각각의 사이에는 제 2 의 용량이 형성되는 반도체 집적회로.
  22. 특허청구의 범위 제21항에 있어서, 상기 반도체칩은 여러개의 범프전극을 갖고, 그 내부에 제 3 의 용량이 형성되는 칩탑재용 캐리어에 부착되는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003837A 1988-04-02 1989-03-27 반도체 집적회로 KR890016669A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP63-81645 1988-04-02
JP63081645A JP2729379B2 (ja) 1988-04-02 1988-04-02 論理回路
JP63089622A JPH01261024A (ja) 1988-04-12 1988-04-12 論理回路
JP63-89622 1988-04-12
JP63-274170 1988-10-28
JP63274170A JPH02121409A (ja) 1988-10-28 1988-10-28 論理回路

Publications (1)

Publication Number Publication Date
KR890016669A true KR890016669A (ko) 1989-11-29

Family

ID=27303655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003837A KR890016669A (ko) 1988-04-02 1989-03-27 반도체 집적회로

Country Status (2)

Country Link
US (1) US4999520A (ko)
KR (1) KR890016669A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283480A (en) * 1988-04-02 1994-02-01 Hitachi, Ltd. Semiconductor integrated circuit device with a plurality of logic circuits having active pull-down functions
JP2808754B2 (ja) * 1989-11-28 1998-10-08 日本電気株式会社 ゲートアレイ型集積回路
JPH0666678B2 (ja) * 1989-11-30 1994-08-24 株式会社東芝 Ｅｃｌ回路
US5206546A (en) * 1990-03-16 1993-04-27 Hitachi, Ltd. Logic circuit including variable impedance means
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5122681A (en) * 1991-03-15 1992-06-16 National Semiconductor Corporation Synchronous BiCMOS logic gate
US6366140B1 (en) 1999-07-01 2002-04-02 Vitesse Semiconductor Corporation High bandwidth clock buffer
US6633191B2 (en) 2001-02-05 2003-10-14 Vitesse Semiconductor Corporation Clock buffer with DC offset suppression
JP4683234B2 (ja) * 2004-10-05 2011-05-18 日本電気株式会社 論理回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605870A (en) * 1983-03-25 1986-08-12 Ibm Corporation High speed low power current controlled gate circuit
US4486674A (en) * 1983-07-05 1984-12-04 Motorola, Inc. Three state gate having enhanced transition to an active low
US4539493A (en) * 1983-11-09 1985-09-03 Advanced Micro Devices, Inc. Dynamic ECL circuit adapted to drive loads having significant capacitance
JPS62130553A (ja) * 1985-12-02 1987-06-12 Mitsubishi Electric Corp 半導体集積回路装置
US4698525A (en) * 1985-12-03 1987-10-06 Monolithic Memories, Inc. Buffered Miller current compensating circuit
JPS63124615A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd 論理集積回路

Also Published As

Publication number Publication date
US4999520B1 (ko) 1993-05-11
US4999520A (en) 1991-03-12

Similar Documents

Publication Publication Date Title
KR890011218A (ko) 버퍼 회로
KR890004486A (ko) 버퍼회로
KR890009089A (ko) 신호레벨 변환장치 및 방법
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR890016669A (ko) 반도체 집적회로
KR950030421A (ko) 반도체 발광소자구동회로
KR880008511A (ko) 액티브 필터
KR890007424A (ko) 반도체집적회로
KR940020692A (ko) 집적 회로 증폭 장치(integrated circuit amplifier arrangements)
KR890001268A (ko) 완화 발진기
US3344321A (en) Magnetostrictive delay line driver
US4283640A (en) All-NPN transistor driver and logic circuit
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
US4458162A (en) TTL Logic gate
EP0250752A2 (en) A high switching speed low power logic circuit
KR930009152B1 (ko) Ecl논리회로
KR940007978B1 (ko) 출력회로
KR930024160A (ko) 반도체집적회로장치
KR920017375A (ko) 디지틀 제어 캐소우드 클램프 회로
KR900004107A (ko) 가속 스위칭 입력회로
KR890016771A (ko) 논리 버퍼 회로
KR910021037A (ko) 레벨 시프터
KR910010874A (ko) 출력회로
KR910017761A (ko) 논리회로 및 반도체 집적회로장치
KR910005579A (ko) 에미터 결합 논리(ecl) 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application