JPS62131760A - 直流電圧形成用回路 - Google Patents
直流電圧形成用回路Info
- Publication number
- JPS62131760A JPS62131760A JP61277785A JP27778586A JPS62131760A JP S62131760 A JPS62131760 A JP S62131760A JP 61277785 A JP61277785 A JP 61277785A JP 27778586 A JP27778586 A JP 27778586A JP S62131760 A JPS62131760 A JP S62131760A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- frequency
- transistor
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高周波妨害信号抑制用フィルタと；ダイオード
、コイル、コンデンサ及びトランジスタから成り、整流
器を介して前記フィルタに結合されると共に、これらの
各素子を前記トランジスタの導通状態においては前記ダ
イオードがカット・オフされて、コイル電流が少なくと
も前記トランジスタを経て流れ、かつ前記トランジスタ
のカット・オフ状態においてはコイル電流が前記ダイオ
ード及び負荷と前記コンデンサとの並列回路を経て流れ
るように配置したスイッチドモードの給電部と； 周波数が整流入力電圧の最大値での最小周波数と整流入
力電圧の最小値での最大周波数との間にて時間の経過と
共に均一に変化する前記トランジスタ用のスイッチング
パルスを入力端子から形成するパルス発生器： とを具えており、本来正弦波状の入力電圧から直流電圧
を形成するための回路に関するものである。
、コイル、コンデンサ及びトランジスタから成り、整流
器を介して前記フィルタに結合されると共に、これらの
各素子を前記トランジスタの導通状態においては前記ダ
イオードがカット・オフされて、コイル電流が少なくと
も前記トランジスタを経て流れ、かつ前記トランジスタ
のカット・オフ状態においてはコイル電流が前記ダイオ
ード及び負荷と前記コンデンサとの並列回路を経て流れ
るように配置したスイッチドモードの給電部と； 周波数が整流入力電圧の最大値での最小周波数と整流入
力電圧の最小値での最大周波数との間にて時間の経過と
共に均一に変化する前記トランジスタ用のスイッチング
パルスを入力端子から形成するパルス発生器： とを具えており、本来正弦波状の入力電圧から直流電圧
を形成するための回路に関するものである。
斯種の回路は西独国特許公開公報第２６５２２７５号か
ら既知であり、これは例えばガス放電ランプ用の安定器
として用いることができる。フィルタは交流電圧幹線に
接続され、その幹線からほぼ正弦状の電流を取出す。ト
ランジスタは過渡期間が一定となるように、即ちコイル
電流がゼロ値に達する際にトランジスタが再びスイッチ
・オンされるように制御される。トランジスタを制御す
るパルスの周波数は、入力電圧の半サイクルの期間中に
放物線状に変化する。斯かる周波数は入力電圧の最小値
にて最大となり、また斯かる周波数は入力電圧の最大値
にて最小値に達する。
ら既知であり、これは例えばガス放電ランプ用の安定器
として用いることができる。フィルタは交流電圧幹線に
接続され、その幹線からほぼ正弦状の電流を取出す。ト
ランジスタは過渡期間が一定となるように、即ちコイル
電流がゼロ値に達する際にトランジスタが再びスイッチ
・オンされるように制御される。トランジスタを制御す
るパルスの周波数は、入力電圧の半サイクルの期間中に
放物線状に変化する。斯かる周波数は入力電圧の最小値
にて最大となり、また斯かる周波数は入力電圧の最大値
にて最小値に達する。
スイッチドモードの給電部でのスイッチング処理に応じ
て交流電圧には妨害電圧が重畳される。
て交流電圧には妨害電圧が重畳される。
これらの妨害電圧はトランジスタを制御するパルスの最
小周波数以上にて生じ、これらは特に低周波範囲では明
らかに厄介なものとなる。斯様な妨害電圧は回路の入力
端子と整流器との間にフィルタを接続することによって
所定の許容値にまで低減される。一般に斯種のフィルタ
はコイルとコンデンサとで構成する。
小周波数以上にて生じ、これらは特に低周波範囲では明
らかに厄介なものとなる。斯様な妨害電圧は回路の入力
端子と整流器との間にフィルタを接続することによって
所定の許容値にまで低減される。一般に斯種のフィルタ
はコイルとコンデンサとで構成する。
斯様な妨害電圧に対する許容値はＶＤＥ標準規格０８７
１にて規定されている。このＶＤＥ標準規格０８７１に
て規定されている最大妨害電圧に対してはフィルタを調
和させるよう考慮する必要がある。特に低周波での妨害
電圧はフィルタのコイルの大きさを決定することを確め
た。
１にて規定されている。このＶＤＥ標準規格０８７１に
て規定されている最大妨害電圧に対してはフィルタを調
和させるよう考慮する必要がある。特に低周波での妨害
電圧はフィルタのコイルの大きさを決定することを確め
た。
本発明の目的は低周波での妨害電圧を低減することにあ
る。
る。
本発明は斯かる目的を達成するために、前記パルス発生
器が電圧−周波数変換器を具え、該変換器は前記入力電
圧から始動パルスを形成し、これらの始動パルスは前記
スイッチングパルスの開始時点を決定すると共に、前記
スイッチングパルスの周波数を前記両極限値間にて、時
間に関して前記スイッチングパルスの周波数の第２導関
数が常にゼロ又は負となるように変化させ、かつ前記パ
ルス発生器が、前記整流器の出力電圧に比例する積分出
力信号を発生すると共に時定数が前記最小周波数の逆数
値よりも大きい第１ａ分器と、整流入力電圧に比例する
信号と前記第１積分器の出力信号との差を形成する重畳
回路と、前記整流器の出力電流に比例する信号が前記重
畳回路の出力信号以上となる際にスイッチングパルスの
発生を終了させる信号を発生する第１比較回路とを具え
るようにしたことを特徴とする。
器が電圧−周波数変換器を具え、該変換器は前記入力電
圧から始動パルスを形成し、これらの始動パルスは前記
スイッチングパルスの開始時点を決定すると共に、前記
スイッチングパルスの周波数を前記両極限値間にて、時
間に関して前記スイッチングパルスの周波数の第２導関
数が常にゼロ又は負となるように変化させ、かつ前記パ
ルス発生器が、前記整流器の出力電圧に比例する積分出
力信号を発生すると共に時定数が前記最小周波数の逆数
値よりも大きい第１ａ分器と、整流入力電圧に比例する
信号と前記第１積分器の出力信号との差を形成する重畳
回路と、前記整流器の出力電流に比例する信号が前記重
畳回路の出力信号以上となる際にスイッチングパルスの
発生を終了させる信号を発生する第１比較回路とを具え
るようにしたことを特徴とする。
本発明による回路では、スイッチングパルスの最大周波
数と最小周波数との間にそのパルスの周波数が時間の関
数として直線的か、又は凹面状に変化するようにスイッ
チングパルスの周波数を変化させる。従ってスイッチン
グパルスの周波数は両極限値間にて、時間に関してのス
イッチングパルスの周波数の第２導関数が不変的にＯと
なるか、又は負となるように変化する。このことはスイ
ッチングパルスの周波数をｆとする場合に、０≦ｗｔ≦
π／２に対して、 ｒ 〉 ｒ、、、 −（ｆ、、ｘ −ｆｍｚｎ）
率２Ｗｔ／π （１）が成立し、またπ／
２≦−１≦πに対してｆ ＞ ｆ、五。 ＋
（ｆａａｘ −ｆ＋ｍｔＪ＄２（ＭＬ−π／２）
＋２１が成立することを意味し、ここにｆ＊ｉｎは最
小周波数、ｆｍａｘは最大周波数、−は角速度、ｔは時
間である。斯かる回路では時間の関数としての周波数変
化が、最小周波数範囲においては従来回路によるよりも
一層速くなるため、特に低周波範囲での妨害電圧は低減
される。従って、フィルタのコイルの寸法を小さな値、
即ちコイルのインダクタンスを低減させることができる
。
数と最小周波数との間にそのパルスの周波数が時間の関
数として直線的か、又は凹面状に変化するようにスイッ
チングパルスの周波数を変化させる。従ってスイッチン
グパルスの周波数は両極限値間にて、時間に関してのス
イッチングパルスの周波数の第２導関数が不変的にＯと
なるか、又は負となるように変化する。このことはスイ
ッチングパルスの周波数をｆとする場合に、０≦ｗｔ≦
π／２に対して、 ｒ 〉 ｒ、、、 −（ｆ、、ｘ −ｆｍｚｎ）
率２Ｗｔ／π （１）が成立し、またπ／
２≦−１≦πに対してｆ ＞ ｆ、五。 ＋
（ｆａａｘ −ｆ＋ｍｔＪ＄２（ＭＬ−π／２）
＋２１が成立することを意味し、ここにｆ＊ｉｎは最
小周波数、ｆｍａｘは最大周波数、−は角速度、ｔは時
間である。斯かる回路では時間の関数としての周波数変
化が、最小周波数範囲においては従来回路によるよりも
一層速くなるため、特に低周波範囲での妨害電圧は低減
される。従って、フィルタのコイルの寸法を小さな値、
即ちコイルのインダクタンスを低減させることができる
。
第１積分器、重畳回路及び第１比較回路によってトラン
ジスタのスイッチング・オフ瞬時が決定されるため、概
して正弦波電流は幹線から取出される。第１積分器はト
ランジスタのスイッチング動作により発生される整流器
の出力電流に比例する信号の高周波成分の平均値を形成
する。重畳回路では第１積分器の出力信号と整流した入
力電圧に比例する信号との差から比較信号を形成する。
ジスタのスイッチング・オフ瞬時が決定されるため、概
して正弦波電流は幹線から取出される。第１積分器はト
ランジスタのスイッチング動作により発生される整流器
の出力電流に比例する信号の高周波成分の平均値を形成
する。重畳回路では第１積分器の出力信号と整流した入
力電圧に比例する信号との差から比較信号を形成する。
重畳回路の出力信号は第１比較回路にて整流器の出力電
流に比例する信号と比較される。整流器の出力電流に比
例する信号が重畳回路の出力信号以上になると、第１比
較回路が信号を発生し、この信号がトランジスタ１１を
導通状態からカット・オフ状態にする。
流に比例する信号と比較される。整流器の出力電流に比
例する信号が重畳回路の出力信号以上になると、第１比
較回路が信号を発生し、この信号がトランジスタ１１を
導通状態からカット・オフ状態にする。
さらに、高周波回路、例えばレーダ送信機に直流電圧を
供給し、かつパルス発生器によって制御れるスイッチド
モードの給電部については米国特許第４１９０８８２号
明細書から既知である。この場合のパルス周波数は９ｋ
ｌｌｚと１１ｋＨｚとの間にて時間と共に直線的に変化
する。しかし、この周波数変動はスイッチドモードの給
電部の入力電圧に無関係である。さらにこの場合の直流
電圧形成用回路は、スイッチドモードの給電部における
スイッチング動作によって発生される妨害電圧が伝送す
べき信号中に重畳されるのを低減させる必要がある。
供給し、かつパルス発生器によって制御れるスイッチド
モードの給電部については米国特許第４１９０８８２号
明細書から既知である。この場合のパルス周波数は９ｋ
ｌｌｚと１１ｋＨｚとの間にて時間と共に直線的に変化
する。しかし、この周波数変動はスイッチドモードの給
電部の入力電圧に無関係である。さらにこの場合の直流
電圧形成用回路は、スイッチドモードの給電部における
スイッチング動作によって発生される妨害電圧が伝送す
べき信号中に重畳されるのを低減させる必要がある。
本発明の好適例では前記電圧−周波数変換器が、基準電
圧を整流入力電圧に比例する電圧と比較する第２比較回
路と、基準電圧が大きい場合に前記第２比較回路によっ
て作動される単安定トリガ素子と、該単安定トリガ素子
の出力信号を積分し、かつ時定数が前記入力電圧の周波
数の逆数値よりも大きい第２積分器と、該第２積分器に
よって制御され、かつ始動パルスを発生する電圧−制御
発振器とを具えるようにする。
圧を整流入力電圧に比例する電圧と比較する第２比較回
路と、基準電圧が大きい場合に前記第２比較回路によっ
て作動される単安定トリガ素子と、該単安定トリガ素子
の出力信号を積分し、かつ時定数が前記入力電圧の周波
数の逆数値よりも大きい第２積分器と、該第２積分器に
よって制御され、かつ始動パルスを発生する電圧−制御
発振器とを具えるようにする。
このようにすれば、スイッチングパルスの周波数が最大
値と最小値との間にて時間と共に直線的に変化する。こ
の場合には削代（１）及び（２）にて等式が成立する。
値と最小値との間にて時間と共に直線的に変化する。こ
の場合には削代（１）及び（２）にて等式が成立する。
従って、フィルタとしてはコイルとコンデンサとを組合
せたものが用いられる。多段フィルタ、即ちコイルとコ
ンデンサとから成る簡単なフィルタのチェーン回路の場
合には、周波数特性が時間と共に凹面状となるようにす
る必要がある。この場合には削代（１）及び（２）にお
ける等式は成立しなくなる。
せたものが用いられる。多段フィルタ、即ちコイルとコ
ンデンサとから成る簡単なフィルタのチェーン回路の場
合には、周波数特性が時間と共に凹面状となるようにす
る必要がある。この場合には削代（１）及び（２）にお
ける等式は成立しなくなる。
パルス発生器で発生させるスイッチングパルスは、始動
パルス及び第１比較回路の信号を受信するトリガ素子に
供給することができる。
パルス及び第１比較回路の信号を受信するトリガ素子に
供給することができる。
重畳回路は、それが増幅器を成すように構成することが
でき、この増幅器の非反転入力端子には整流入力電圧に
比例する信号を供給せしめ、増幅器の反転入力端子は重
畳回路の出力端子に接続される第１抵抗と、第１積分器
の出力端子に接続される第２抵抗とに接続する。斯かる
増幅器は第１積分器の出力信号に対しては反転増幅器と
して作用し、またその増幅器は整流入力電圧に比例する
信号に対しては非反転増幅器として作用する。整流入力
電圧に比例する信号及び積分器の出力信号を第１及び第
２抵抗によって重み付けして比較信号を発生させ、これ
らの信号間の差を形成する。
でき、この増幅器の非反転入力端子には整流入力電圧に
比例する信号を供給せしめ、増幅器の反転入力端子は重
畳回路の出力端子に接続される第１抵抗と、第１積分器
の出力端子に接続される第２抵抗とに接続する。斯かる
増幅器は第１積分器の出力信号に対しては反転増幅器と
して作用し、またその増幅器は整流入力電圧に比例する
信号に対しては非反転増幅器として作用する。整流入力
電圧に比例する信号及び積分器の出力信号を第１及び第
２抵抗によって重み付けして比較信号を発生させ、これ
らの信号間の差を形成する。
比較回路に供給される重畳回路の出力信号を正確に調整
するために、重畳回路と第１比較回路との間には分圧器
を配置する。
するために、重畳回路と第１比較回路との間には分圧器
を配置する。
斯かる直流電圧形成用回路にはスイッチドモードの給電
部として３つのタイプのものを用いることができる。先
ず最初の例はコイルの一端を整流器に接続し、他端をダ
イオードを介して負荷とコンデンサとの並列回路に接続
して、逓昇電圧変換器を構成するようにしたものである
。この逓昇電圧変換器では、出力電圧が常に入力電圧よ
りも大きくなる。第２例は逓降電圧変換器を構成するも
のであり、この場合には出力電圧が入力電圧よりも小さ
くなる。このスイッチドモードの給電部では、トランジ
スタを一方では整流器に、他方ではダイオードに接続す
ると共にコイルを介して負荷とコンデンサとの並列回路
に接続する。第３例は逓昇／逓降電圧変換器とするもの
であり、この場合にはトランジスタを一方では整流器に
、他方ではコイルに接続すると共にダイオードを介して
コンデンサと負荷との並列回路に接続する。このように
すれば、出力電圧は入力電圧よりも大きくなったり、又
は小さくなったりする。
部として３つのタイプのものを用いることができる。先
ず最初の例はコイルの一端を整流器に接続し、他端をダ
イオードを介して負荷とコンデンサとの並列回路に接続
して、逓昇電圧変換器を構成するようにしたものである
。この逓昇電圧変換器では、出力電圧が常に入力電圧よ
りも大きくなる。第２例は逓降電圧変換器を構成するも
のであり、この場合には出力電圧が入力電圧よりも小さ
くなる。このスイッチドモードの給電部では、トランジ
スタを一方では整流器に、他方ではダイオードに接続す
ると共にコイルを介して負荷とコンデンサとの並列回路
に接続する。第３例は逓昇／逓降電圧変換器とするもの
であり、この場合にはトランジスタを一方では整流器に
、他方ではコイルに接続すると共にダイオードを介して
コンデンサと負荷との並列回路に接続する。このように
すれば、出力電圧は入力電圧よりも大きくなったり、又
は小さくなったりする。
以下図面につき本発明を説明する。
第１図に示す本発明による直流電圧形成用回路では、実
効値が例えば２２０ｖで、しかも周波数が５０１１ｚの
正弦波入力端子をコイル２とコンデンサ３とから成るフ
ィルタ１に供給する。コイル２の一端は入力端子に接続
し、他端はフィルタ１の出力端子に並列に接続されるコ
ンデンサ３に接続する。
効値が例えば２２０ｖで、しかも周波数が５０１１ｚの
正弦波入力端子をコイル２とコンデンサ３とから成るフ
ィルタ１に供給する。コイル２の一端は入力端子に接続
し、他端はフィルタ１の出力端子に並列に接続されるコ
ンデンサ３に接続する。
フィルタ１の出力端子は整流ブリッジ４に接続する。こ
の整流ブリッジ４は４個のダイオードをもって構成し、
このブリッジの出力端子は逓昇電圧変換器５ （スイッ
チドモードの給電部）と、この変換器５を制御するのに
用いられるパルス発生器６とに接続する。逓昇電圧変換
器５は整流器４の正の出力端子７に接続されるコイル１
０を具えている。さらに変換器５はｎｐｎ ）ランジ
スタ１１、ダイオード１２及びコンデンサ１３も具えて
いる。トランジスタ１１のコレクタと、ダイオード１２
の陽極と、コイル１０の整流器４とは反対側の端子は互
いに相互接続する。コンデンサ１３には、それに並列に
負荷１４、例えば所要の回路を伴なうガス放電ランプを
接続し、このコンデンサ１３をダイオード１２の陰極と
トランジスタ１１のエミッタとの間に配置する。
の整流ブリッジ４は４個のダイオードをもって構成し、
このブリッジの出力端子は逓昇電圧変換器５ （スイッ
チドモードの給電部）と、この変換器５を制御するのに
用いられるパルス発生器６とに接続する。逓昇電圧変換
器５は整流器４の正の出力端子７に接続されるコイル１
０を具えている。さらに変換器５はｎｐｎ ）ランジ
スタ１１、ダイオード１２及びコンデンサ１３も具えて
いる。トランジスタ１１のコレクタと、ダイオード１２
の陽極と、コイル１０の整流器４とは反対側の端子は互
いに相互接続する。コンデンサ１３には、それに並列に
負荷１４、例えば所要の回路を伴なうガス放電ランプを
接続し、このコンデンサ１３をダイオード１２の陰極と
トランジスタ１１のエミッタとの間に配置する。
パルス発生器６からのスイッチングパルスはトランジス
タ１１のベースに供給し、これらのパルスによりトラン
ジスタ１１を導通させる。トランジスタ１１は電界効果
トランジスタとすることもできる。
タ１１のベースに供給し、これらのパルスによりトラン
ジスタ１１を導通させる。トランジスタ１１は電界効果
トランジスタとすることもできる。
パルス発生器６は６個の抵抗５１〜５６と、電圧−周波
数変換器２５と、Ｒ５ｌ−リガ素子２６と、第１比較回
路２７と、第１積分器２８と、重畳回路２９とで構成す
る。抵抗５１の一端は整流器４の出力端子７に接続し、
他端は整流器４の他方の出力端子８に接続される抵抗５
２と、抵抗５４を経て同じく整流器４の他方の出力端子
８に接続される抵抗５３と、電圧−周波数変換器２５の
入力端子３０とに接続する。電圧−周波数変換器２５は
第２比較回路３１と、単安定トリガ素子３２と、第２積
分器３３と、電圧−制御発振器３４とで構成する。第２
比較回路３１は、例えばその反転入力端子が電圧−周波
数変換器２５の入力端子でもある比較器とすることがで
きる。比較回路３１の非反転入力端子には基準電圧Ｕｒ
ｅｆを供給する。
数変換器２５と、Ｒ５ｌ−リガ素子２６と、第１比較回
路２７と、第１積分器２８と、重畳回路２９とで構成す
る。抵抗５１の一端は整流器４の出力端子７に接続し、
他端は整流器４の他方の出力端子８に接続される抵抗５
２と、抵抗５４を経て同じく整流器４の他方の出力端子
８に接続される抵抗５３と、電圧−周波数変換器２５の
入力端子３０とに接続する。電圧−周波数変換器２５は
第２比較回路３１と、単安定トリガ素子３２と、第２積
分器３３と、電圧−制御発振器３４とで構成する。第２
比較回路３１は、例えばその反転入力端子が電圧−周波
数変換器２５の入力端子でもある比較器とすることがで
きる。比較回路３１の非反転入力端子には基準電圧Ｕｒ
ｅｆを供給する。
比較回路３１の出力信号は単安定トリガ素子３２を介し
て積分器３３に供給する。この積分器３３は例えば抵抗
とコンデンサをもって構成し、この積分器の時定数は正
弦波入力信号の周波数の逆数値よりも大きくする必要が
ある。積分器３３の後方に配置する電圧−制御発振器３
４が発生するパルスは電圧−周波数変換器２５の出力端
子３５を経てＲＳトＩＪガ素子２６のセット入力端子に
供給する。ＲＳトリガ素子２６の出力端子はトランジス
タ１１のベースに接続する。
て積分器３３に供給する。この積分器３３は例えば抵抗
とコンデンサをもって構成し、この積分器の時定数は正
弦波入力信号の周波数の逆数値よりも大きくする必要が
ある。積分器３３の後方に配置する電圧−制御発振器３
４が発生するパルスは電圧−周波数変換器２５の出力端
子３５を経てＲＳトＩＪガ素子２６のセット入力端子に
供給する。ＲＳトリガ素子２６の出力端子はトランジス
タ１１のベースに接続する。
測定抵抗１６を抵抗４０とコンデンサ４１との直列回路
に並列に接続し、かつこの測定抵抗１６を整流器４の出
力端子８とトランジスタ１１のエミッタとの間に接続す
る。抵抗４０とコンデンサ４１は第１積分器２８を形成
し、この時定数はトランジスタ１１のスイッチングパル
スの最小周波数の逆数値よりも大きくする必要がある。
に並列に接続し、かつこの測定抵抗１６を整流器４の出
力端子８とトランジスタ１１のエミッタとの間に接続す
る。抵抗４０とコンデンサ４１は第１積分器２８を形成
し、この時定数はトランジスタ１１のスイッチングパル
スの最小周波数の逆数値よりも大きくする必要がある。
コンデンサ４１と抵抗４０との間の接続点は重畳回路２
９の入力端子６０に接続する。
９の入力端子６０に接続する。
この重畳回路２９の他方の入力端子６１は抵抗５３と５
４との接続点に接続する。
４との接続点に接続する。
重畳回路２９は増幅器６２と２個の抵抗６３及び６４と
で構成する。入力端子６０に接続される抵抗６３及び増
幅器６２の出力端子に接続される抵抗６４は増幅器６２
の反転入力端子に接続する。重畳回路２９の入力端子６
１は増幅器６２の非反転入力端子とする。増幅器６２の
出力端子でもある重畳回路２９の出力端子６５は抵抗５
５を経て第１比較回路２７（これは比較器とすることも
できる）に接続する。比較器２７の反転入力端子に接続
する抵抗５５は、整流器４の出力端子８と比較器２７の
反転入力端子との間に配置する抵抗５６と相撲って分圧
器を構成する。比較回路２７の非反転入力端子はトラン
ジスタ１１のエミッタに接続する。比較回路２７の出力
信号はトリガ素子２６のリセット入力端子に供給する。
で構成する。入力端子６０に接続される抵抗６３及び増
幅器６２の出力端子に接続される抵抗６４は増幅器６２
の反転入力端子に接続する。重畳回路２９の入力端子６
１は増幅器６２の非反転入力端子とする。増幅器６２の
出力端子でもある重畳回路２９の出力端子６５は抵抗５
５を経て第１比較回路２７（これは比較器とすることも
できる）に接続する。比較器２７の反転入力端子に接続
する抵抗５５は、整流器４の出力端子８と比較器２７の
反転入力端子との間に配置する抵抗５６と相撲って分圧
器を構成する。比較回路２７の非反転入力端子はトラン
ジスタ１１のエミッタに接続する。比較回路２７の出力
信号はトリガ素子２６のリセット入力端子に供給する。
トランジスタ１１が導通している場合、即ちトランジス
タ１１のベースが電流を受電している場合には、ダイオ
ード１２がカット・オフされ、コイル１０に流れる電流
Ｉはトランジスタ１１のコレクターエミッタ通路を経て
出力端子８に流れる。トランジスタ１１がカット・オフ
される場合、即ちトランジスタ１１のベースに電流が供
給されない場合には、ダイオード１２が導通し、電流ｒ
がコンデンサ１３と負荷１４との並列回路に流れる。ト
ランジスタ１１を切換える周波数は２０ｋＨｚよりも高
くするため、整流器４の出力端子７と８との間の電圧は
一定、即ちトランジスタ１１が導通している期間中には
電流■が時間の経過に伴ない直線的に増大し、またトラ
ンジスタ１１がカット・オフされている期間中には電流
■が時間と共に低下するものと見なすことができる。
タ１１のベースが電流を受電している場合には、ダイオ
ード１２がカット・オフされ、コイル１０に流れる電流
Ｉはトランジスタ１１のコレクターエミッタ通路を経て
出力端子８に流れる。トランジスタ１１がカット・オフ
される場合、即ちトランジスタ１１のベースに電流が供
給されない場合には、ダイオード１２が導通し、電流ｒ
がコンデンサ１３と負荷１４との並列回路に流れる。ト
ランジスタ１１を切換える周波数は２０ｋＨｚよりも高
くするため、整流器４の出力端子７と８との間の電圧は
一定、即ちトランジスタ１１が導通している期間中には
電流■が時間の経過に伴ない直線的に増大し、またトラ
ンジスタ１１がカット・オフされている期間中には電流
■が時間と共に低下するものと見なすことができる。
パルス発生器６は整流器４の出力端子の電圧から電流パ
ルスを発生し、これらのパルスはトランジスタ１１のベ
ースに供給され、これらパルスの周波数は整流した入力
電圧の値に依存する。つぎに第２図を参照してパルス発
生器６の作動を説明する。
ルスを発生し、これらのパルスはトランジスタ１１のベ
ースに供給され、これらパルスの周波数は整流した入力
電圧の値に依存する。つぎに第２図を参照してパルス発
生器６の作動を説明する。
第２Ａ図に示す電圧Ｕ１は整流器４の出力端子７及び８
に現れる電圧に比例する電圧であり、この電圧が電圧−
周波数変換器２５の入力端子３０でもある比較回路３１
の反転入力端子に供給される。抵抗５１〜５４から成る
分圧器によって決定される斯かる比例電圧Ｕ１と、比較
回路３１の非反転入力端子における基準電圧Ｕｒｅｆと
がこの比較回路３１にて比較され、反転入力端子におけ
る電圧Ｕ１が基準電圧Ｕｒｅｆよりも小さくなると、比
較回路３１は信号を発生し、これにより単安定トリガ素
子３２がパルスを発生し、このパルスは予定時間、即ち
ホールド時間後に終了する。単安定トリガ素子３２によ
って発生されるパルスは入力電圧の１周期当り２度発生
し、これらのパルスは積分器３３にて積分される。積分
器３３の三角波出力信号Ｕ２を第２Ｂ図に示す。この出
力電圧Ｕ２は電圧−制御発振器３４用の周波数決定制御
信号であり、この発振器３４の出力信号Ｕ３はトリガ素
子２６用の始動パルス形成する。電圧Ｕ２に比例する周
波数の変化を第２Ｃ図に示す。
に現れる電圧に比例する電圧であり、この電圧が電圧−
周波数変換器２５の入力端子３０でもある比較回路３１
の反転入力端子に供給される。抵抗５１〜５４から成る
分圧器によって決定される斯かる比例電圧Ｕ１と、比較
回路３１の非反転入力端子における基準電圧Ｕｒｅｆと
がこの比較回路３１にて比較され、反転入力端子におけ
る電圧Ｕ１が基準電圧Ｕｒｅｆよりも小さくなると、比
較回路３１は信号を発生し、これにより単安定トリガ素
子３２がパルスを発生し、このパルスは予定時間、即ち
ホールド時間後に終了する。単安定トリガ素子３２によ
って発生されるパルスは入力電圧の１周期当り２度発生
し、これらのパルスは積分器３３にて積分される。積分
器３３の三角波出力信号Ｕ２を第２Ｂ図に示す。この出
力電圧Ｕ２は電圧−制御発振器３４用の周波数決定制御
信号であり、この発振器３４の出力信号Ｕ３はトリガ素
子２６用の始動パルス形成する。電圧Ｕ２に比例する周
波数の変化を第２Ｃ図に示す。
整流器４の整流出力電圧に比例する電圧Ｕ１の最小値で
は、電圧Ｕ２従って始動パルスの周波数は最大値を呈し
、また電圧Ｕ１の最大値では、電圧Ｕ２、従って始動パ
ルスの周波数は最小となる。
は、電圧Ｕ２従って始動パルスの周波数は最大値を呈し
、また電圧Ｕ１の最大値では、電圧Ｕ２、従って始動パ
ルスの周波数は最小となる。
始動パルスの周波数はこれらの極限値の間で時間と共に
直線的に変化し、従ってスイッチングパルスの周波数ｆ
に対して次式が成立する。即ち、０≦−Ｌ≦π／２に対
しては、 ｆ ＝ Ｌａｘ −＜ｆｍａｘ −ｆｍ＝ｎ）申２ｗｔ
／ｙｃ （３）が成立し、また π／２ ≦ｗｔ≦πに対しては、 ｆ ＝ ｆｍｔｎ ＋ （ｆ＋＋＋ａｘ −ｆ＋５ｔｎ
）傘２（−り一π／２） ７１ｒ （４１が成立し
、ここにＬａＸは最大周波数、ｒヵ８ｆｉは最小周波数
、−は角速度、ｔは時間である。
直線的に変化し、従ってスイッチングパルスの周波数ｆ
に対して次式が成立する。即ち、０≦−Ｌ≦π／２に対
しては、 ｆ ＝ Ｌａｘ −＜ｆｍａｘ −ｆｍ＝ｎ）申２ｗｔ
／ｙｃ （３）が成立し、また π／２ ≦ｗｔ≦πに対しては、 ｆ ＝ ｆｍｔｎ ＋ （ｆ＋＋＋ａｘ −ｆ＋５ｔｎ
）傘２（−り一π／２） ７１ｒ （４１が成立し
、ここにＬａＸは最大周波数、ｒヵ８ｆｉは最小周波数
、−は角速度、ｔは時間である。
単安定トリガ素子３２は、周波数が５０Ｈｚの正弦波入
力信号にてホールド状態が５ミリ秒ｍ’ｈｌし、かつこ
のトリガ素子が５ミリ秒毎に再びセントされるように調
整する必要がある。比較回路３１の非反転入力端子に供
給する基準値Ｕｒｅｆは、最大周波数値が入力電圧の対
応するゼロ値にできるだけ近づくように制定する必要が
ある。始動パルスの最大及び最小周波数はそれぞれ積分
器３３の時定数によって規定される。
力信号にてホールド状態が５ミリ秒ｍ’ｈｌし、かつこ
のトリガ素子が５ミリ秒毎に再びセントされるように調
整する必要がある。比較回路３１の非反転入力端子に供
給する基準値Ｕｒｅｆは、最大周波数値が入力電圧の対
応するゼロ値にできるだけ近づくように制定する必要が
ある。始動パルスの最大及び最小周波数はそれぞれ積分
器３３の時定数によって規定される。
トリガ素子２６は電圧−周波数変換器２５のパルスによ
ってセットされて、電流パルスを発生し、この電流パル
スがトランジスタ１１を導通させる。整流器４の出力電
流■は、それに比例する電圧を測定抵抗１６に発生し、
この電圧は積分器２８にて積分される。積分器２８では
トランジスタ１１のスイッチング動作によって発生され
る抵抗１６における電圧の高周波成分の平均値が形成さ
れる。従って積分器２８の出力信号と、整流入力電圧に
比例し、かつ抵抗５１〜５４によって決定される信号電
圧との差が重畳回路２９の出力端子６５に現われる。
ってセットされて、電流パルスを発生し、この電流パル
スがトランジスタ１１を導通させる。整流器４の出力電
流■は、それに比例する電圧を測定抵抗１６に発生し、
この電圧は積分器２８にて積分される。積分器２８では
トランジスタ１１のスイッチング動作によって発生され
る抵抗１６における電圧の高周波成分の平均値が形成さ
れる。従って積分器２８の出力信号と、整流入力電圧に
比例し、かつ抵抗５１〜５４によって決定される信号電
圧との差が重畳回路２９の出力端子６５に現われる。
比較回路２７に発生するパルスは測定抵抗１６における
電圧が抵抗５５と５６とから成る分圧器を経た重畳回路
２９の出力信号以上となる 際にトリガ素子２６をリセットする。第２Ｄ図は測定抵
抗１６における高周波電圧Ｕ４の包絡線を示す。
電圧が抵抗５５と５６とから成る分圧器を経た重畳回路
２９の出力信号以上となる 際にトリガ素子２６をリセットする。第２Ｄ図は測定抵
抗１６における高周波電圧Ｕ４の包絡線を示す。
比較信号は抵抗５３〜５６及び６３と６４とによって、
コンデンサ４１間における電圧Ｕ５（第２Ｅ図に示す）
が入力正弦波をほぼ整流したものとなるように調整する
必要がある。
コンデンサ４１間における電圧Ｕ５（第２Ｅ図に示す）
が入力正弦波をほぼ整流したものとなるように調整する
必要がある。
ＶＤＥ標準規格０８７１を満足させなければならないと
云う仮定の下では、スイッチングパルス周波数の経時的
な直線的変化が３０ｋＨｚと１１５ｋＨｚとの間にて起
るようにする場合フィルタ１におけるコイル２のインダ
クタンスに対する最小値はコイル１０のインダクタンス
を５ｍｌ＋とする場合に得られる。この場合、妨害電圧
は特に低周波範囲で一層低下する。
云う仮定の下では、スイッチングパルス周波数の経時的
な直線的変化が３０ｋＨｚと１１５ｋＨｚとの間にて起
るようにする場合フィルタ１におけるコイル２のインダ
クタンスに対する最小値はコイル１０のインダクタンス
を５ｍｌ＋とする場合に得られる。この場合、妨害電圧
は特に低周波範囲で一層低下する。
第１図に示す回路には第３及び４図に示す２通りの別の
スイッチング回路部を用いることもできる。第３図は逓
降電圧変換器を示し、この変換器ではパルス発生器６に
よって制御すべきトランジスタ７０のコレクタを整流器
４の出力端子７に接続し、エミッタをダイオード７１の
陰極とコイル７２とに接続する。このコイルの他端は接
続端子８に接続されるコンデンサ７３と負荷７４との並
列回路に接続する。同様に、ダイオード７１の陽極は接
続端子８に接続する。
スイッチング回路部を用いることもできる。第３図は逓
降電圧変換器を示し、この変換器ではパルス発生器６に
よって制御すべきトランジスタ７０のコレクタを整流器
４の出力端子７に接続し、エミッタをダイオード７１の
陰極とコイル７２とに接続する。このコイルの他端は接
続端子８に接続されるコンデンサ７３と負荷７４との並
列回路に接続する。同様に、ダイオード７１の陽極は接
続端子８に接続する。
第４図は逓昇／逓降電圧変換器を示し、これもトランジ
スタ７５で構成し、このトランジスタのコレクタは整流
器４の出力端子７に接続し、ベースにはパルス発生器６
からのスイッチングパルスを供給し、エミッタはダイオ
ード７６の陰極とコイル７７の一端とに接続する。ダイ
オード７６の陽極は端子８に接続されるコンデンサ７８
と負荷７９との並列回路に接続する。コイル７７の他端
も整流器４の出力端子８に接続する。
スタ７５で構成し、このトランジスタのコレクタは整流
器４の出力端子７に接続し、ベースにはパルス発生器６
からのスイッチングパルスを供給し、エミッタはダイオ
ード７６の陰極とコイル７７の一端とに接続する。ダイ
オード７６の陽極は端子８に接続されるコンデンサ７８
と負荷７９との並列回路に接続する。コイル７７の他端
も整流器４の出力端子８に接続する。
第１図は本発明回路の第１例を示す回路図、第２図は第
１図の回路作動を説明するための電圧及び周波数特性図
、 第３及び４図は第１図の回路における給電部の変形例を
それぞれ示す回路図である。 １・・・フィルタ ４・・・整流器５・・・ス
イッチドモード給電部 ６・・・パルス発生器 １０・・・コイル１１・・
・ｎｐｎ トランジスタ １２・・・ダイオード１３・
・・コンデンサ １４・・・負荷１６・・・測定
抵抗 ２５・・・電圧−周波数変換器２７・・
・第１比較回路 ２８・・・第１積分器２９・・・
重畳回路 ３１・・・第２比較回路３２・・・
単安定トリガ素子 ３３・・・第２積分器３４・・・電
圧−制御発振器 ４０・・・抵抗４１・・・コンデンサ
５１〜５６・・・抵抗６２・・・増幅器
６３．６４・・・抵抗７０、７５・・・トランジ
スタ ７１．７６・・・ダイオード７２、７７・・・コ
イル ７３．７８・・・コンデンサ７４、７９・
・・負荷
１図の回路作動を説明するための電圧及び周波数特性図
、 第３及び４図は第１図の回路における給電部の変形例を
それぞれ示す回路図である。 １・・・フィルタ ４・・・整流器５・・・ス
イッチドモード給電部 ６・・・パルス発生器 １０・・・コイル１１・・
・ｎｐｎ トランジスタ １２・・・ダイオード１３・
・・コンデンサ １４・・・負荷１６・・・測定
抵抗 ２５・・・電圧−周波数変換器２７・・
・第１比較回路 ２８・・・第１積分器２９・・・
重畳回路 ３１・・・第２比較回路３２・・・
単安定トリガ素子 ３３・・・第２積分器３４・・・電
圧−制御発振器 ４０・・・抵抗４１・・・コンデンサ
５１〜５６・・・抵抗６２・・・増幅器
６３．６４・・・抵抗７０、７５・・・トランジ
スタ ７１．７６・・・ダイオード７２、７７・・・コ
イル ７３．７８・・・コンデンサ７４、７９・
・・負荷
Claims (1)
- 【特許請求の範囲】 １、高周波妨害信号抑制用フィルタと； ダイオード、コイル、コンデンサ及びトラ ンジスタから成り、整流器を介して前記フィルタに結合
されると共に、これらの各素子を前記トランジスタの導
通状態においては前記ダイオードがカット・オフされて
、コイル電流が少なくとも前記トランジスタを経て流れ
、かつ前記トランジスタのカット・オフ状態においては
コイル電流が前記ダイオード及び負荷と前記コンデンサ
との並列回路を経て流れるように配置したスイッチドモ
ードの給電部と； 周波数が整流入力電圧の最大値での最小周 波数と整流入力電圧の最小値での最大周波数との間にて
時間の経過と共に均一に変化する前記トランジスタ用の
スイッチングパルスを入力電圧から形成するパルス発生
器； とを具えており、本来正弦波状の入力電圧から直流電圧
を形成するための回路において、前記パルス発生器が電
圧−周波数変換器を具え、該変換器は前記入力電圧から
始動パルスを形成し、これらの始動パルスは前記スイッ
チングパルスの開始時点を決定すると共に、前記スイッ
チングパルスの周波数を前記両極限値間にて、時間に関
して前記スイッチングパルスの周波数の第２導関数が常
にゼロ又は負となるように変化させ、かつ前記パルス発
生器が、前記整流器の出力電圧に比例する積分出力信号
を発生すると共に時定数が前記最小周波数の逆数値より
も大きい第１積分器と、整流入力電圧に比例する信号と
前記第１積分器の出力信号との差を形成する重畳回路と
、前記整流器の出力電流に比例する信号が前記重畳回路
の出力信号以上となる際にスイッチングパルスの発生を
終了させる信号を発生する第１比較回路とを具えるよう
にしたことを特徴とする直流電圧形成用回路。 ２、前記電圧−周波数変換器が、基準電圧を整流入力電
圧に比例する電圧と比較する第２比較回路と、基準電圧
が大きい場合に前記第２比較回路によって作動される単
安定トリガ素子と、該単安定トリガ素子の出力信号を積
分し、かつ時定数が前記入力電圧の周波数の逆数値より
も大きい第２積分器と、該第２積分器によって制御され
、かつ始動パルスを発生する電圧−制御発振器とを具え
ることを特徴とする特許請求の範囲第１項に記載の直流
電圧形成用回路。 ３、前記パルス発生器が前記スイッチングパルスを発生
するトリガ素子を具え、該トリガ素子に前記始動パルス
及び前記第１比較回路の信号を供給するようにしたこと
を特徴とする特許請求の範囲第１又は２項のいずれか一
項に記載の直流電圧形成用回路。 ４、前記重畳回路が増幅器を具え、該増幅器の非反転入
力端子に前記整流入力電圧に比例する信号を供給し、前
記増幅器の反転入力端子を前記重畳回路の出力端子に接
続される第１抵抗と、前記第１積分器の出力端子に接続
される第２抵抗とに接続したことを特徴とする特許請求
の範囲第１〜３項のいずれか一項に記載の直流電圧形成
用回路。 ５、前記重畳回路と前記第１比較回路との間に分圧器を
配置したことを特徴とする特許請求の範囲第１〜４項の
いずれか一項に記載の直流電圧形成用回路。 ６、前記コイルの一端を前記整流器に接続し、かつ他端
を前記トランジスタに接続すると共に前記ダイオードを
介して前記負荷と前記コンデンサとの並列回路に接続す
るようにしたことを特徴とする特許請求の範囲第１〜５
項のいずれか一項に記載の直流電圧形成用回路。 ７、前記トランジスタを一方では前記整流器に接続し、
かつ他方では前記ダイオードに接続すると共に前記コイ
ルを介して前記負荷と前記コンデンサとの並列回路にも
接続するようにしたことを特徴とする特許請求の範囲第
１〜５項のいずれか一項に記載の直流電圧形成用回路。 ８、前記トランジスタを一方では前記整流器に接続し、
かつ他方では前記コイルに接続すると共に前記ダイオー
ドを介して前記コンデンサと前記負荷との並列回路にも
接続するようにしたことを特徴とする特許請求の範囲第
１〜５項のいずれか一項に記載の直流電圧形成用回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3541307.7 | 1985-11-22 | ||
| DE3541307A DE3541307C1 (en) | 1985-11-22 | 1985-11-22 | DC power supply generator e.g. for gas discharge lamp - obtains regulated DC voltage from mains supply giving sinusoidal input to filter and rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131760A true JPS62131760A (ja) | 1987-06-15 |
| JPH0720366B2 JPH0720366B2 (ja) | 1995-03-06 |
Family
ID=6286561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277785A Expired - Lifetime JPH0720366B2 (ja) | 1985-11-22 | 1986-11-20 | 直流電圧形成用回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4719552A (ja) |
| EP (1) | EP0223316B1 (ja) |
| JP (1) | JPH0720366B2 (ja) |
| DE (2) | DE3541307C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068708A (ja) * | 2008-09-15 | 2010-03-25 | Power Integrations Inc | 電力変換器において用いるためのコントローラ、ライン電流高調波を低減するよう電力変換器において用いるためのコントローラ、および方法 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3612147A1 (de) * | 1986-04-10 | 1987-10-15 | Philips Patentverwaltung | Schaltungsanordnung zur erzeugung einer gleichspannung aus einer sinusfoermigen eingangsspannung |
| DE3868803D1 (de) * | 1987-09-16 | 1992-04-09 | Hitachi Ltd | Leistungsquelleneinrichtung. |
| EP0348447B1 (de) * | 1987-10-15 | 1992-06-03 | Ascom Hasler AG | Verfahren und vorrichtung zum verhindern der zerstörenden einwirkung von transienten auf einen schaltregler (buck cell) |
| US4891744A (en) * | 1987-11-20 | 1990-01-02 | Mitsubishi Denki Kaubshiki Kaisha | Power converter control circuit |
| US4816982A (en) * | 1987-11-23 | 1989-03-28 | Viteq Corporation | AC to DC power converter with integrated line current control for improving power factor |
| US4943902A (en) * | 1987-11-23 | 1990-07-24 | Viteq Corporation | AC to DC power converter and method with integrated line current control for improving power factor |
| US4964029A (en) * | 1988-05-18 | 1990-10-16 | Viteq Corporation | AC to DC power converter with input current waveform control for buck-boost regulation of output |
| US4974141A (en) * | 1988-05-18 | 1990-11-27 | Viteq Corporation | AC to DC power converter with input current waveform control for buck-boost regualtion of output |
| US4956600A (en) * | 1988-07-01 | 1990-09-11 | Viteq Corporation | High frequency current detector for a low frequency line |
| GB8817684D0 (en) * | 1988-07-25 | 1988-09-01 | Astec Int Ltd | Power factor improvement |
| US5221887A (en) * | 1988-08-08 | 1993-06-22 | Zdzislaw Gulczynski | Synchronous switching power supply comprising boost or flyback converter |
| DE3828816A1 (de) * | 1988-08-25 | 1989-10-19 | Ant Nachrichtentech | Verfahren zum betreiben eines schaltreglers |
| US4914539A (en) * | 1989-03-15 | 1990-04-03 | The Boeing Company | Regulator for inductively coupled power distribution system |
| JP3002235B2 (ja) * | 1990-06-18 | 2000-01-24 | 有限会社 吉野精機 | 壁面補修工法 |
| US5357418A (en) * | 1991-05-02 | 1994-10-18 | Robert Clavel | Hybrid power supply for converting an alternating input signal into a direct output signal |
| JP3164838B2 (ja) * | 1991-06-19 | 2001-05-14 | 株式会社日立製作所 | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 |
| US5416687A (en) * | 1992-06-23 | 1995-05-16 | Delta Coventry Corporation | Power factor correction circuit for AC to DC power supply |
| JP2763479B2 (ja) * | 1992-08-06 | 1998-06-11 | 三菱電機株式会社 | 直流電源装置 |
| US5367247A (en) * | 1992-08-10 | 1994-11-22 | International Business Machines Corporation | Critically continuous boost converter |
| US5345164A (en) * | 1993-04-27 | 1994-09-06 | Metcal, Inc. | Power factor corrected DC power supply |
| US5420780A (en) * | 1993-12-30 | 1995-05-30 | Omega Power Systems | Apparatus for limiting inrush current |
| US5909106A (en) * | 1994-11-06 | 1999-06-01 | U.S. Philips Corporation | Control signal for a voltage generator for an LCD screen control circuit |
| US5587650A (en) * | 1994-12-13 | 1996-12-24 | Intel Corporation | High precision switching regulator circuit |
| DE69612888T2 (de) * | 1995-02-15 | 2002-03-28 | Vari Lite Inc | Techniken zur Regelung von entfernten Lampenlasten |
| EP0732797B1 (en) * | 1995-03-16 | 2002-02-13 | FRANKLIN ELECTRIC Co., Inc. | Power factor correction |
| JPH09172779A (ja) * | 1995-07-11 | 1997-06-30 | Meidensha Corp | 正弦波入力コンバータ回路 |
| US5598093A (en) * | 1995-07-26 | 1997-01-28 | Acatrinei; Beniamin | Low dissipation controllable electron valve for controlling energy delivered to a load and method therefor |
| US5694310A (en) * | 1995-08-14 | 1997-12-02 | International Business Machines Corporation | Three phase input boost converter |
| US5661645A (en) | 1996-06-27 | 1997-08-26 | Hochstein; Peter A. | Power supply for light emitting diode array |
| AT405703B (de) * | 1996-07-23 | 1999-11-25 | Siemens Ag Oesterreich | Netzgerät |
| DE19635355C2 (de) * | 1996-08-31 | 2000-05-11 | Fuld Ingenieurgesellschaft Mbh | Schaltung zur Ansteuerung von getakteten Energiewandlern mit netzabhängig veränderlicher Schaltfrequenz |
| JPH1098875A (ja) * | 1996-09-20 | 1998-04-14 | Mitsumi Electric Co Ltd | スイッチングレギュレータ |
| US5929620A (en) * | 1996-11-07 | 1999-07-27 | Linear Technology Corporation | Switching regulators having a synchronizable oscillator frequency with constant ramp amplitude |
| US6150771A (en) * | 1997-06-11 | 2000-11-21 | Precision Solar Controls Inc. | Circuit for interfacing between a conventional traffic signal conflict monitor and light emitting diodes replacing a conventional incandescent bulb in the signal |
| WO1999005776A1 (de) * | 1997-07-25 | 1999-02-04 | Siemens Ag Österreich | Schaltwandler |
| US5894216A (en) * | 1998-03-17 | 1999-04-13 | Lambda Electronics Incorporated | Solid-state saturable reactor emulator |
| US6281658B1 (en) * | 1999-01-08 | 2001-08-28 | Lg Electronics Inc. | Power factor compensation device for motor driving inverter system |
| DE19942794A1 (de) * | 1999-09-08 | 2001-03-15 | Philips Corp Intellectual Pty | Konverter mit Hochsetzstelleranordnung |
| US6501236B1 (en) | 2000-09-28 | 2002-12-31 | Tim Simon, Inc. | Variable switch with reduced noise interference |
| US6465990B2 (en) | 2001-03-15 | 2002-10-15 | Bensys Corporation | Power factor correction circuit |
| US6476589B2 (en) * | 2001-04-06 | 2002-11-05 | Linear Technology Corporation | Circuits and methods for synchronizing non-constant frequency switching regulators with a phase locked loop |
| JP2005086843A (ja) * | 2003-09-04 | 2005-03-31 | Taiyo Yuden Co Ltd | 電力供給源の出力制御装置 |
| US7391630B2 (en) | 2003-10-24 | 2008-06-24 | Pf1, Inc. | Method and system for power factor correction using constant pulse proportional current |
| DE102008007211B4 (de) * | 2008-02-01 | 2017-10-26 | Continental Automotive Gmbh | Schaltungsanordnung zum Ansteuern einer induktiven Last und Verwendung einer solchen Schaltungsanordnung |
| US8614595B2 (en) * | 2008-11-14 | 2013-12-24 | Beniamin Acatrinei | Low cost ultra versatile mixed signal controller circuit |
| US9484811B2 (en) | 2009-07-16 | 2016-11-01 | Freescale Semiconductor, Inc. | Integrated circuit comprising voltage modulation circuitry and method threfor |
| US9419538B2 (en) | 2011-02-24 | 2016-08-16 | Crane Electronics, Inc. | AC/DC power conversion system and method of manufacture of same |
| US9831768B2 (en) | 2014-07-17 | 2017-11-28 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
| US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
| US9160228B1 (en) * | 2015-02-26 | 2015-10-13 | Crane Electronics, Inc. | Integrated tri-state electromagnetic interference filter and line conditioning module |
| US9293999B1 (en) | 2015-07-17 | 2016-03-22 | Crane Electronics, Inc. | Automatic enhanced self-driven synchronous rectification for power converters |
| US9780635B1 (en) | 2016-06-10 | 2017-10-03 | Crane Electronics, Inc. | Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters |
| US9735566B1 (en) | 2016-12-12 | 2017-08-15 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
| US9742183B1 (en) | 2016-12-09 | 2017-08-22 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
| US9979285B1 (en) | 2017-10-17 | 2018-05-22 | Crane Electronics, Inc. | Radiation tolerant, analog latch peak current mode control for power converters |
| US10425080B1 (en) | 2018-11-06 | 2019-09-24 | Crane Electronics, Inc. | Magnetic peak current mode control for radiation tolerant active driven synchronous power converters |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2652275A1 (de) * | 1976-11-17 | 1978-05-18 | Boehringer Andreas | Einrichtung ohne prinzipbedingte verluste zur entnahme von praktisch rein sinusfoermigem, netzfrequentem strom aus wechsel- oder drehspannungsnetzen und zur ueberfuehrung der entnommenen elektrischen energie in galvanisch verbundene gleichspannungssysteme oder gleichspannungszwischensysteme |
| US4190882A (en) * | 1977-05-05 | 1980-02-26 | Hughes Aircraft Company | System for reducing the effects of power supply switching |
| DE2852275A1 (de) * | 1978-12-02 | 1980-06-19 | Basf Ag | Neue ester zur schaedlingsbekaempfung |
| US4251752A (en) * | 1979-05-07 | 1981-02-17 | Synergetics, Inc. | Solid state electronic ballast system for fluorescent lamps |
| US4562383A (en) * | 1981-07-31 | 1985-12-31 | Siemens Aktiengesellschaft | Converter |
| US4481460A (en) * | 1982-02-08 | 1984-11-06 | Siemens Aktiengesellschaft | Inverter with charging regulator having a variable keying ratio |
| DE3301632A1 (de) * | 1983-01-19 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Umrichter |
| JPH0789743B2 (ja) * | 1983-04-26 | 1995-09-27 | 株式会社東芝 | 整流電源回路 |
| GB2147159B (en) * | 1983-09-19 | 1987-06-10 | Minitronics Pty Ltd | Power converter |
-
1985
- 1985-11-22 DE DE3541307A patent/DE3541307C1/de not_active Expired
-
1986
- 1986-11-14 US US06/930,821 patent/US4719552A/en not_active Expired - Fee Related
- 1986-11-20 DE DE8686202051T patent/DE3669241D1/de not_active Expired - Lifetime
- 1986-11-20 JP JP61277785A patent/JPH0720366B2/ja not_active Expired - Lifetime
- 1986-11-20 EP EP86202051A patent/EP0223316B1/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068708A (ja) * | 2008-09-15 | 2010-03-25 | Power Integrations Inc | 電力変換器において用いるためのコントローラ、ライン電流高調波を低減するよう電力変換器において用いるためのコントローラ、および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0223316A3 (en) | 1987-10-28 |
| DE3541307C1 (en) | 1987-02-05 |
| US4719552A (en) | 1988-01-12 |
| EP0223316A2 (de) | 1987-05-27 |
| JPH0720366B2 (ja) | 1995-03-06 |
| EP0223316B1 (de) | 1990-02-28 |
| DE3669241D1 (de) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62131760A (ja) | 直流電圧形成用回路 | |
| US4712169A (en) | Circuit arrangement for forming a direct voltage from a sinusoidal input voltage | |
| JPS607909B2 (ja) | スイツチモ−ド電源回路 | |
| JPS58117691A (ja) | 可変高周波安定器回路 | |
| JP2004509587A (ja) | 力率補正制御回路および同回路を含む電源 | |
| US4074344A (en) | High power factor ac to dc converter circuit | |
| JPS5936151Y2 (ja) | 電源回路 | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| US5555168A (en) | Frequency modulated, switching power supply | |
| US5481161A (en) | Variable frequency generator for resonant power feedback | |
| JPS6341837Y2 (ja) | ||
| JP3230026B2 (ja) | スイッチング電源装置 | |
| JP3765026B2 (ja) | 放電灯調光点灯装置 | |
| US6515458B1 (en) | Pulse oscillator and voltage level converter | |
| JPH0435937Y2 (ja) | ||
| JPH02254975A (ja) | 力率改善回路を有する整流回路 | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| JPS61179097A (ja) | 放電灯点灯装置 | |
| JPH05219736A (ja) | スイッチング電源装置 | |
| JPH05219728A (ja) | スイッチングレギュレータ | |
| JPH0667208B2 (ja) | 電源回路 | |
| JPS602872B2 (ja) | スイツチング電源回路 | |
| JPS62131768A (ja) | 電源装置 | |
| JPH0352085B2 (ja) | ||
| JPH02226820A (ja) | 電力線搬送制御システムにおけるゼロクロス検出回路 |