JPH05219736A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング電源装置における力率及び入力
電流波形を改善する。 【構成】 整流回路７の出力ライン７ａ、７ｂ間に平滑
回路を介さずにトランス１１の１次巻線９とＦＥＴ１２
との直列回路を接続する。２次側の整流平滑回路１５の
リプルを含む出力電圧を検出し、これとツエナーダイオ
ード３２の基準電圧との誤差信号を形成する。誤差信号
とのこぎり波をコンパレータ２５で比較してＰＷＭパル
スを作り、ＦＥＴ１２に与える。誤差信号を作るための
トランジスタ３４のコレクタ・ベ−ス間に位相補正用コ
ンデンサ２７を接続する。誤差信号をコンパレータ２５
に送る伝送路に周波数−ゲイン特性を補正するための増
幅回路２４を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は交流電源に接続して使用
するスイッチング電源装置に関する。

【０００２】

【従来の技術】商用交流電源に接続して使用する従来の
典型的なスイッチング電源装置は図１に示すように、例
えば、１００Ｖ、５０Ｈｚの商用交流電源に接続される
入力端子１、２と、ここに接続されたコンデンサ３とイ
ンダクタンスコイル４、５とから成るラインフィルタ６
と、このラインフィルタ６を介して入力端子１、２に接
続されたブリッジ型全波整流回路７と、この全波整流回
路７の一対の出力端子間に接続された比較的容量の大き
い電解コンデンサ等から成る平滑用コンデンサ８と、１
次巻線９と２次巻線１０とから成るトランスと、平滑用
コンデンサ８の両端子間に１次巻線９を介して接続され
た変換用スイッチング素子としての例えば電界効果トラ
ンジスタ即ちＦＥＴ１２と、２次巻線１０に接続された
ダイオード１３及び平滑用コンデンサ１４から成る整流
平滑回路１５と、出力端子１６、１７間の電圧を検出し
てＦＥＴ１２をＰＷＭ制御する帰還制御回路１８とから
成る。

【０００３】この回路では、平滑用コンデンサ８がリプ
ルの少ない直流電源として機能し、直流電圧がＦＥＴ１
２でオン・オフ制御され、２次巻線１０の電圧が整流平
滑される。これにより出力端子１６、１７に安定化した
直流電圧が得られる。

【０００４】

【発明が解決しようとする課題】ところで、図１の従来
回路では、平滑用コンデンサ８が交流電源電圧のピーク
近傍の値に充電されているため、交流電源電圧のピーク
及びこの近傍領域のみで入力電流が流れ、入力電流波形
が正弦波にならず、且つ力率が悪い。

【０００５】そこで、本発明の目的は簡単な構成で力率
を改善すること及び高調波成分を低減することができる
スイッチング電源装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
の本発明は、交流電圧が供給される入力端子と、前記入
力端子に接続された整流回路と、前記整流回路に接続さ
れたコンバータと、前記整流回路と前記コンバータとの
間に接続され且つ前記交流電圧又は前記交流電圧の整流
出力は通過させるように設定されたローパスフィルタ
と、前記コンバータの出力電圧を一定値にするように前
記コンバータを制御する帰還制御回路とから成り、前記
コンバータは、１次巻線と２次巻線とを有するトランス
と、前記整流回路の一対の出力端子間に前記１次巻線を
介して接続されたスイッチング素子と、前記２次巻線に
接続された整流平滑回路とを含み、前記帰還制御回路
は、前記整流平滑回路の出力電圧検出手段と、基準電圧
源と、前記出力電圧検出手段で検出した検出電圧と前記
基準電圧源の基準電圧との誤差出力を発生する誤差増幅
手段と、前記誤差増幅手段の出力に基づいて前記スイッ
チング素子をオン・オフ制御する制御信号を形成する制
御信号形成回路と、前記整流回路の出力電圧と前記整流
平滑回路の出力電圧のリプル成分との位相差を補正する
位相補正手段と、前記整流平滑回路の出力電圧に含まれ
ている前記整流回路の出力電圧の周波数と同一の周波数
成分の応答性を低下させる周波数特性設定手段とを含む
ことを特徴とするスイッチング電源装置に係わるもので
ある。なお、制御信号形成回路をのこぎり波発生器と、
この出力と誤差出力とを入力とするコンパレータとで構
成し、コンパレータの誤差信号入力ラインにゲイン補正
用の増幅回路を接続することが望ましい。また、誤差増
幅手段をトランジスタで構成し、このトランジスタのベ
ースとコレクタとの間に位相補正用コンデンサを接続す
ることが望ましい。また、整流回路の出力を減衰させて
ゲイン補正用増幅回路の入力に加算させることが望まし
い。

【０００７】

【作用及び効果】本発明においては整流回路の出力段に
平滑回路が設けられていないので、１次巻線とスイッチ
ング素子の直列回路に非平滑電圧が印加され、これがス
イッチング素子でオン・オフされる。この結果、トラン
スの２次巻線に接続された整流平滑回路の出力電圧は交
流電源電圧の整流波形に対応したリプル成分を含む。帰
還制御回路はスイッチング素子のオン時間幅を検出電圧
値に反比例的に変化させる。もし、本発明に従う位相補
正手段が設けられていないと仮定すれば、１次側の電圧
と２次側の整流平滑回路の出力電圧のリプル成分との位
相が不一致のために、正常動作が不可能になる。一方、
本発明に従う位相補正手段を設けると、１次側の電圧と
２次側のリプル成分との位相が見掛け上一致した状態と
なり、安定した動作が可能になる。また、周波数特性設
定手段を設けることによって出力電圧のリプルの影響の
少ないパルス幅制御が可能になり、入力電圧と入力電流
との位相がほぼ一致し、力率改善が達成される。請求項
２に示すようにコンパレータと誤差増幅手段との間にゲ
イン補正用増幅回路を接続すると、安定した力率改善を
容易に達成することができる。請求項３に示すように誤
差増幅用のトランジスタのベースとコレクタとの間に位
相補正用コンデンサを接続すると、動作の安定化を容易
に達成することができる。請求項４に示すように、ゲイ
ン補正用増幅回路の入力に整流回路の出力を減衰して加
算すると、交流入力電流の波形を交流入力電圧に近づけ
ることができる。即ち、誤差信号伝送路の増幅回路の交
流電圧の２倍の周波数におけるゲインの低下をさほど大
きくしないで、負荷変動に対する応答性（高周波数領域
の応答性）をある程度確保しつつ入力電流の波形の歪み
を少なくすることができる。更に詳しく説明すると、誤
差信号ラインの増幅回路の高周波数領域の周波数特性を
悪くすると、負荷変動に対する電圧制御の応答も悪くな
るので、負荷応答を重要視すると増幅回路の高周波数領
域のゲインをあまり低くしない方がよい。しかし、この
様に設定すると、入力電流の波形の歪みが大きくなる。
そこで、整流回路の出力を減衰して増幅回路の入力に加
えて波形歪みが補正されるように帰還制御を調整する。

【０００８】

【実施例】次に、図２〜図３を参照して本発明の実施例
に係わるスイッチング電源装置を説明する。但し、図２
において図１と共通する部分には同一の符号を付してそ
の説明を省略する。

【０００９】図２の回路は、図１の回路から平滑用コン
デンサ８を除去し、この代りに整流回路７の出力波形を
通過させることがてきるローパスフィルタ１９を設け、
また図１の制御回路１８の代りに変形された帰還制御回
路１８ａを設け、更に、出力端子１６、１７と負荷２０
との間にシリーズレギュレータ１５を追加することによ
って構成されている。図２においてこの他の回路構成は
図１と同一である。

【００１０】ローパスフィルタ１９は全波整流回路７と
１次巻線９との間の一対の電源ライン７ａ、７ｂ間に接
続されており、２つのコンデンサＣ1 、Ｃ2 と２つのイ
ンダクタンス素子Ｌ1 、Ｌ2 とから成る。２つのコンデ
ンサＣ1 、Ｃ2 は一対のライン７ａ、７ｂに対して並列
に接続され、例えば０．３３μＦと２μＦの極めて小容
量のものである。２つのインダクタンス素子Ｌ1 、Ｌ2
はライン７ａ、７ｂに対して直列に接続され、例えば２
８０μＨを夫々有する。このローパスフィルタ１９はス
イッチング素子としてのＦＥＴ１２のオン・オフ動作に
よる入力電流の断続を防止するためのものであり、図１
の平滑用コンデンサ８とは本質的に相違し、整流回路７
の出力波形は実質的にそのまま通過させるものである。
従って、このローパスフィルタ１９を高周波数成分除去
フィルタと呼ぶことができる。

【００１１】帰還制御回路１８ａは、電圧検出手段２２
と、誤差増幅手段２３と、周波数特性設定手段としての
ゲイン補正用増幅回路２４と、コンパレータ２５と、の
こぎり波発生器２６と、位相補正手段としてのコンデン
サ２７と、波形補正用抵抗２８とから成る。制御回路１
８ａの内で増幅回路２４と、位相補正用コンデンサ２７
と、波形補正用抵抗２８とを除く部分は周知の定電圧制
御回路と同一である。

【００１２】各部を詳しく説明すると、出力電圧検出手
段２２は、一対の出力端子１６、１７間に接続された分
圧用抵抗２９、３０から成り、分圧点３１から検出電圧
を得るように構成されている。誤差増幅手段２３は、基
準電圧源としてのツエナーダイオード３２及び抵抗３３
と、誤差増幅器としてのトランジスタ３４と、絶縁分離
用の発光ダイオード３５と、この電流制限抵抗３６と、
ホトトランジスタ３７と、抵抗３８とから成る。トラン
ジスタ３４のベースは電圧検出用分圧点３１に接続さ
れ、エミッタはツエナーダイオード３２に接続され、コ
レクタは発光ダイオード３５に接続されている。ツエナ
ーダイオード３２のカソードは抵抗３３を介して出力端
子１６に接続され、アノードは下側の出力端子１７即ち
グランドに接続されているので、トランジスタ３４のエ
ミッタに基準電圧を与えることができる。トランジスタ
３４はツエナーダイオード３２の基準電圧とトランジス
タ３４のベ−ス・エミッタ間電圧Ｖ_BEとの和電圧と分圧
点３１の検出電圧との誤差出力を発生する。発光ダイオ
ード３５はトランジスタ３４のコレクタと出力端子１６
との間に抵抗３６を介して接続されているので、誤差出
力に対応した発光状態になる。発光ダイオード３５に光
結合されたホトトランジスタ３７は、発光ダイオード３
５の光出力に対応した導通状態となり、検出電圧に対し
て反比例的に変化する出力電圧を発生する。ホトトラン
ジスタ３７の抵抗変化を電圧変化に変換するために、ホ
トトランジスタ３７は抵抗３８を介して直流電源端子３
９に接続されている。なお、出力端子１６、１７間の電
圧は１２０Ｖ、抵抗２９は約５６ＫΩ、抵抗３０は約６
ＫΩ、抵抗３６は約２２ＫΩ、コンデンサ２７は約０．
３３μＦ、抵抗３８は１．５ＫΩである。

【００１３】ホトトランジスタ３７の出力は、コンパレ
ータ２５に直接に入力せずに、増幅回路２４を介して入
力する。増幅回路２４は、２つのトランジスタ４０、４
１と、抵抗４２と、ゲイン補正用の抵抗４２及びコンデ
ンサ４３とから成る。増幅回路２４の周波数−ゲイン特
性線において１００Ｈｚの領域でゲインを下げるための
コンデンサ４４及び抵抗４３は誤差出力を得るための抵
抗３８に並列接続されている。トランジスタ４０のベー
スはホトトランジスタ３７のコレクタに接続され、エミ
ッタは抵抗４２を介して電源端子３９に接続されてい
る。後段のトランジスタ４１のベースは前段のトランジ
スタ４０のエミッタに接続され、エミッタは電源端子３
９に接続され、コレクタは前段のトランジスタ４０のコ
レクタに接続されている。増幅回路２４における抵抗４
２、４３の値は、５６０Ω及び１００Ωであり、コンデ
ンサ４４の値は４．７μＦである。

【００１４】コンパレータ２５の一方の入力端子はトラ
ンジスタ４１のコレクタに接続され、他方の入力端子は
のこぎり波発生器２６に接続され、出力端子はスイッチ
ング用ＦＥＴ１２の制御端子（ゲート）に接続されてい
る。

【００１５】電流波形補正用抵抗２８は、１．５ＭΩの
値を有して整流回路７の出力ライン７ａとホトトランジ
スタ３７との間に接続されている。

【００１６】出力端子１６、１７と負荷２０との間に接
続されたシリーズレギュレータ２１はトランジスタを電
源ラインに直列に接続し、これを制御することによって
出力電圧を安定化するものであり、この実施例では整流
平滑回路１５の出力のリプル成分を低減させるために設
けられている。

【００１７】

【動作】図２の回路では例えば１００Ｖ、５０Ｈｚの正
弦波交流電圧がブリッジ型全波整流回路で全波整流さ
れ、図３に示す入力電圧Ｖinになり、コンバータ部分に
送られる。この全波整流の入力電圧Ｖinの繰返し周波数
は交流電源の周波数５０Ｈｚの２倍の１００Ｈｚであ
る。ローパスフィルタ１９は高周波数成分除去用である
ので、１００Ｈｚの入力電圧Ｖinは実質的にそのまま通
過させる。この結果、１次巻線９とスイッチング用ＦＥ
Ｔ１２とから成る直列回路には非平滑の入力電圧Ｖinが
そのまま印加される。従って、ＦＥＴ１２は非平滑の入
力電圧Ｖinをこれよりも十分に高い繰返し周波数でオン
・オフする。もし、一定周期で且つ均一のパルス幅でＦ
ＥＴ１２をオン・オフしたと仮定すれば、オン期間にこ
こに流れる電流の振幅値は入力電圧Ｖinの振幅値の変化
に対応して変化する。そして、ローパスフィルタ１９の
働きにより包絡線検波された状態の入力電流Ｉinが得ら
れる。この結果、正弦波の全波整流波形の入力電圧Ｖin
と同一の波形を有する入力電流Ｉinが得られ、入力端子
１、２においても電圧にほぼ同相の電流が得られる。

【００１８】ところで、図２の帰還制御回路１８ａの部
分に図１の従来の帰還制御回路１８を接続してスイッチ
ング用ＦＥＴ１２をオン・オフ制御すると、トランス１
１の１次側の電圧と２次側の出力電圧のリプル成分との
間のほぼ９０度の位相差のために発振が生じて正常動作
が不可能になる。一方、本発明に従う図２の回路におい
ては、誤差増幅用トランジスタ３４のベース・コレクタ
間のコンデンサ２７が、整流回路７の出力ライン７ａ、
７ｂの電圧即ちスイッチング部への入力電圧Ｖinと２次
側の整流平滑回路１５の出力電圧のリプル波形との間に
生じる位相差を補正し、見掛け上両者をほぼ同相にす
る。即ち、コンデンサ２７は出力電圧の位相を進めるよ
うに作用する。これにより、位相差のない帰還制御が可
能になり、正常帰還動作が可能になる。しかし、コンデ
ンサ２７で位相補正するのみでは力率改善が達成されな
い。

【００１９】即ち、位相補正用コンデンサ２７は設ける
が、ゲイン補正用コンデンサ４４は設けない状態で１次
巻線９とＦＥＴ１２との直列回路によって図３の入力電
圧Ｖinをオン・オフすると、出力端子１６、１７間の１
００Ｈｚのリプル成分が位相補正されて誤差出力に入り
込み、この誤差出力のリプル成分がコンパレータ２５の
入力電圧に影響し、入力電圧Ｖinの振幅が高い時にパル
ス幅が狭くなり、逆に入力電圧のＶinの振幅が低い時に
パルス幅が狭くなり、結局、電圧と電流の位相不一致が
生じ、力率改善が不可能になる。

【００２０】これに対して、周波数ゲイン特性調整用コ
ンデンサ４４を付加すると、図３に示すように各部が変
化し、力率改善が可能になる。次に、この動作を説明す
る。コンデンサ４４を設けない従来方式においては、増
幅回路２４のゲイン又は帰還制御回路１８のゲインが図
４の周波数−ゲイン特性線Ａで示すように１００Ｈｚ以
上まで平坦であり、１００Ｈｚの周波数成分に十分に応
答する。一方、本発明に従うコンデンサ４４を設けた増
幅回路２４のゲイン即ち誤差信号伝送路のゲインは図４
の特性線Ｂで示すように１００Ｈｚよりも低い周波数で
低下し、１００Ｈｚでは特性線Ａよりも大幅に低い。１
００Ｈｚでのゲインが低いということは、１００Ｈｚの
リプル成分に対応する応答性の悪いＰＷＭ制御が行われ
ていることを意味する。これにより、リプル成分による
ＰＷＭパルスのデューティ比の変化の少ない制御が可能
になる。この結果、図３に示すように入力電圧Ｖinの変
化に拘らずＰＷＭパルスの幅の変化の少ない制御が達成
され、入力電流Ｉinの振幅が入力電圧Ｖinに対応して変
化し、ほぼ同相になり、力率改善が達成される。

【００２１】次に、図２のコンデンサ４４の作用を更に
詳しく説明する。ホトトランジスタ３７の抵抗値が入力
電圧Ｖinに対応したリプルによって変化しても、コンデ
ンサ４４がこの変化を吸収し、トランジスタ４０はリプ
ル成分にほとんど応答しない。この結果、コンパレータ
２５の非反転入力端子にリプルによる変動を除去した電
圧を与えることが可能になる。

【００２２】リプル成分に完全に応答しないＰＷＭパル
スを形成するためには、図４の特性線Ｂよりも１００Ｈ
ｚにおけるゲインを更に下げることが必要になる。しか
し、高周波数領域のゲインを余り下げ過ぎると、整流回
路７の出力電圧Ｖinに含まれるリプル成分の周期よりも
短い周期の負荷２０の変化又は入力交流電圧の変化に対
する帰還制御回路１８ａの応答性が悪くなる。従って、
本実施例では、１００Ｈｚのゲインが零ではない。この
ため、リプル成分に応答して帰還制御回路１８ａが少し
応答し、入力電流Ｉinに波形歪みが生じ、図３の点線で
示すような波形になる。これを実線で示すように補正す
るために、本実施例では抵抗２８を増幅回路２４の入力
端子に接続している。これにより、入力電圧Ｖinが抵抗
２８で減衰されて増幅回路２４に入力し、誤差増幅手段
２３の出力に加算される。補正電圧を加算するというこ
とは、出力端子１６、１７の電圧が上昇しているにも拘
らずコンパレータ２５の入力は変化しないことを意味す
る。抵抗２８を介して与える補正電圧は入力電圧Ｖinを
分圧したものであるから、入力電圧Ｖinと同一の振幅変
化を有してコンパレータ２５の入力電圧を変化させるこ
とになり、入力電圧Ｖinの振幅が高いほどＰＷＭパルス
のパルス幅（デューティ比）が大きくなるように補正す
る。これにより、入力電流Ｉinの波形のピーク領域が点
線から実線に高められ、正弦波に近似性の良い波形にな
る。

【００２３】上述のように本実施例によれば、力率を大
幅に向上させることができる。また、交流入力電流の波
形を改善し、高調波電流を大幅に低減させることができ
る。また、整流回路７の出力段に平滑用コンデンサを接
続しないので、突入電流が流れず、この対策が不要にな
る。なお、シリーズレギュレータ２１を設けると総合効
率は従来の降圧コンバータに比べて約２％低下するが、
シリーズレギュレータ２１はリプル除去用であるので、
ここでの損失は比較的小さい。

【００２４】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２のトランジスタ３４の代りに、図５に示す
ように例えばオペアンプから成る誤差増幅器３４ａを使
用してもよい。この場合には増幅器３４ａの反転入力端
子と出力端子との間に位相補正用コンデンサ２７を接続
する。 （２） 図２の増幅回路２４における増幅器としてのト
ランジスタ３８、３９の代りに図６に示すように例えば
オペアンプ４１ａを使用することができる。この場合に
は周波数ゲイン特性補正用コンデンサ４４と抵抗４３を
オペアンプ４１ａの反転入力端子と出力端子との間に接
続する。 （３） スイッチング素子としてのＦＥＴ１２をバイポ
ーラトランジスタ等にすることができる。

【図面の簡単な説明】

【図１】従来のスイッチング電源装置を示す回路図であ
る。

【図２】本発明の実施例に従うスイッチング電源装置を
示す回路図である。

【図３】図２の回路のＶin、ＰＷＭパルス及びＩinを示
す波形図である。

【図４】図５の誤差増幅手段とコンパレータとの間の伝
送路における周波数−ゲイン特性図である。

【図５】変形例の誤差増幅回路を示す図である。

【図６】変形例の周波数−ゲイン特性補正回路を示す図
である。

【符号の説明】

７ 整流回路 １２ スイッチング用ＦＥＴ ２７ 周波数−ゲイン特性補正用コンデンサ ２９ 位相補正用コンデンサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 交流電圧が供給される入力端子と、 前記入力端子に接続された整流回路と、 前記整流回路に接続されたコンバータと、 前記整流回路と前記コンバータとの間に接続され且つ前
   記交流電圧又は前記交流電圧の整流出力は通過させるよ
   うに設定されたローパスフィルタと、 前記コンバータの出力電圧を一定値にするように前記コ
   ンバータを制御する帰還制御回路とから成り、 前記コンバータは、１次巻線と２次巻線とを有するトラ
   ンスと、前記整流回路の一対の出力端子間に前記１次巻
   線を介して接続されたスイッチング素子と、前記２次巻
   線に接続された整流平滑回路とを含み、 前記帰還制御回路は、前記整流平滑回路の出力電圧検出
   手段と、基準電圧源と、前記出力電圧検出手段で検出し
   た検出電圧と前記基準電圧源の基準電圧との誤差出力を
   発生する誤差増幅手段と、前記誤差増幅手段の出力に基
   づいて前記スイッチング素子をオン・オフ制御する制御
   信号を形成する制御信号形成回路と、前記整流回路の出
   力電圧と前記整流平滑回路の出力電圧のリプル成分との
   位相差を補正する位相補正手段と、前記整流平滑回路の
   出力電圧に含まれている前記整流回路の出力電圧の周波
   数と同一の周波数成分の応答性を低下させる周波数特性
   設定手段とを含むことを特徴とするスイッチング電源装
   置。
2. 【請求項２】 前記制御信号形成回路は、のこぎり波発
   生器と、前記のこぎり波発生器の出力と前記誤差増幅手
   段の出力とを比較して前記スイッチング素子の制御パル
   スを形成するためのコンパレータとから成り、 前記周波数特性設定手段は、前記誤差増幅手段と前記コ
   ンパレータとの間に接続された増幅回路を含み、この増
   幅回路の前記交流電圧の２倍の周波数におけるゲインが
   前記２倍の周波数よりも低い周波数領域におけるゲイン
   よりも低くなるように設定されていることを特徴とする
   請求項１記載のスイッチング電源装置。
3. 【請求項３】 前記誤差増幅手段は、誤差増幅用トラン
   ジスタを含み、このトランジスタのベースが前記電圧検
   出手段に接続され、このトランジスタのエミッタが前記
   基準電圧源に接続されたものであり、 前記位相補正手段は、前記トランジスタのベースとコレ
   クタとの間に接続されたコンデンサであることを特徴と
   する請求項２記載のスイッチング電源装置。
4. 【請求項４】 更に、前記増幅回路の入力に前記整流回
   路の出力成分を減衰して加算するための手段を有するこ
   とを特徴とする請求項２又は３記載のスイッチング電源
   装置。