JPS62130423A - デイスク制御装置 - Google Patents

デイスク制御装置

Info

Publication number
JPS62130423A
JPS62130423A JP27126285A JP27126285A JPS62130423A JP S62130423 A JPS62130423 A JP S62130423A JP 27126285 A JP27126285 A JP 27126285A JP 27126285 A JP27126285 A JP 27126285A JP S62130423 A JPS62130423 A JP S62130423A
Authority
JP
Japan
Prior art keywords
transfer
line
signal
timer
byte counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27126285A
Other languages
English (en)
Inventor
Shoichi Murano
村野 正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27126285A priority Critical patent/JPS62130423A/ja
Publication of JPS62130423A publication Critical patent/JPS62130423A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディスク装置におけるデータの転送を制御するための装
置であって、転送バイト数をセットするためのカウンタ
と、転送に必要な時間をセントするためのタイマーとを
設け、カウンタにセットされたバイト値のデクレメント
に際して障害が発生した時にタイマーのタイムアツプに
よってデータの転送を打ち切ることにより、書込み時に
おけるディスクへのデータのオーバライドを防止する。
〔産業上の利用分野〕
本発明はディスクインターフェイス回路に接続されてデ
ータ転送を制御するディスク制御装置に関するもので、
さらに詳しく言えば、予めセットされたバイト数データ
のディスクへの書込み制御を行なう転送バイトカウンタ
に生ずる障害から来る不具合を回避するようにしたディ
スク制御装置に関するものである。
ディスク装置における転送制御は、ファームウェアによ
り時間制御されており、一定の時間内に所定の処理が終
了しない場合は、これを検出することが可能になってい
る。然るに、ファームウェアによる時間制御は、比較的
大きな時間単位を対象とするため、転送バイトカウンタ
の故障等により、予め設定した転送バイト数を超えて書
込みが行なわれようとする場合等に、これを正確に検出
することはできない。
そのために、予め設定した転送バイト数を超えて書込み
が行なわれようとした場合に、これを阻止可能な簡易な
回路装置の提供が要望されている。
〔従来の技術〕
第2図は従来例のブロック回路図であって、ライン7に
ディスクからの制御信号(タグイン)が供給され、また
、ライン8にディスク制御装置からの応答信号(タグア
ウト)が出力される。ディスクにデータを転送するには
、予め転送制御回路4によってライン11を介してフリ
ップフロップ5をリセットすると共にライン10を介し
て転送バイトカウンタ3に転送バイト数をセットして置
く。次いで、ライン7に信号(Sync、In )が供
給されると、この信号がタグデコーダ回路1でデコード
されてライン9に送出され、クロック同期した信号が転
送バイトカウンタ3およびタグアウト作成回路2に通知
されると共に、フリップフロップ5がセントされて、そ
の出力がライン16を介して転送制御回路4に供給され
る。その後、タグアウト作成回路2がライン12におけ
る転送バイトカウンタ3の出力信号およびライン13に
おける転送制御回路4よりの転送状態であることを示す
信号を受けてディスクドライブに信号(Sync。
Out、 5ync、 Out 5top )を送出し
、ディスクドライブからの転送要求に応答する。ここで
、ライン15においてカウンタ値=0を示す信号が発生
されると、データの転送が終了する。
〔発明が解決しようとする問題点〕
この従来方式ではライン9上の信号により転送バイトカ
ウンタ3がデクレメントされるが、このカウンタが何等
かの障害を起こしてデクレメントが正常に行なわれない
と、所定のバイト数が転送されたにも拘らず、更に不必
要な書込みが行なわれ・この結果・ディスクのデータが
破壊されるという欠点があった。
本発明はこのような点に鑑みて創作されたもので、簡易
なハードウェアを備えることでファームウェアにより対
処できなかった転送バイトカウンタの障害時におけるデ
ィスクのデータの破壊を防止することを目的としている
〔問題点を解決するための手段〕
第1図は本発明のディスク制御装置の原理説明図を示す
図において、ステップ5100は転送バイトカウンタに
バイト数をセットし、タイマーをリセットするかあるい
はタイマーを所定の値にセットするステップを示す。ま
た、ステップ5110は転送バイトカウンタの内容が、
0バイトであるか否かを判別するステップである。ステ
ップ5120はタイマーがタイムアツプ信号を送出した
か否かを判別するステップである。ステップ5130は
信号(Sync、 0ut)を作成し、転送を行なうス
テップを示し、また、ステップ5140は、転送の終了
を示す信号を作成するステップを示す。5150は転送
バイトカウンタの内容が例えば8ハイドであるか否かを
判別するステップである。5160は信号(Sync、
 Out 5top)を作成し、転送を行なうステップ
である。
〔作用〕
転送バイトカウンタに転送するバイト数がセットされ、
また、タイマーがリセットあるいは所定の値にセットさ
れて転送が開始される。転送の開始に伴い、転送バイト
カウンタは転送バイト数に従ってデクレメントされ、ま
た、タイマーは計時動作を行なう。ステップ5Lioに
おいて転送バイトカウンタの内容がOバイトであること
が検出されると、ステップ5140において転送を終了
するための信号を作成し、送出する。なお、ステップ5
110において転送バイトカウンタの内容が0バイト以
上と判別され、かつステ、プ5150において転送ハイ
ドカウンタの内容が8ハイド以上であると判別されてい
ても、ステップ5120においてタイマーがタイムアツ
プ信号を送出したことが検出されると、データの転送が
強制的に終了される。
〔実施例〕
第3図は本発明の実施例であって、第2図に示すものに
比してフリップフロップ5の出力とクロックとの論理積
出力を形成するANDゲート17と、タイマー6が付加
されて示される。第2図に示すものと同様に、ライン7
にディスクからの制御信号(タグイン)が供給され、ま
た、ライン8にディスク制御装置からの応答信号(タグ
アウト)が出力される。ディスクにデータを転送するに
は、転送制御回路4によってライン11を介してフリッ
プフロップ5をリセットすると共に、ライン10を介し
て転送バイトカウンタ3に転送バイト数を予めセットし
て置く。これに加えて、転送制御回路4はライン14を
介して転送に要する時間をタイマー6に七ノドする。全
ての初期化が済んだ後、ライン7に信号(Sync、I
n )が供給されると、この信号がタグデコーダ回路1
でデコートされてライン9に送出され、フリップフロッ
プ5がセットされてライン13の信号が論理1となり、
転送状態になると共に、ANDゲート17の出力端子に
クロックと同一周期の出力が発生され、タイマー6がこ
の出力を用いて計時動作を行なう。なお、タイマー6は
設定値から0になる迄クロックに同期する出力でデクレ
メントしても良く、また、所定値になる迄インクレメン
トしても良い。ここで、ライン12における転送バイト
カウンタ3の値が所定の残りバイト数になったことを示
す信号が12に発生すると、Tag Out信号に5y
nc、 Out 5top信号が送出され、またライン
15における転送バイトカウンタ3の値がOになったこ
とを示す信号がライン15に発生すると、ライン13に
おける信号が論理Oとなり、転送が終了する。また、転
送バイトカウンタ3の故障等によってデクレメントが行
なわれない時は、ライン16に発生される、タイマー6
のタイムアツプ信号により、ライン13における信号が
論理0となるように転送制御回路4が制御を行なう。
〔発明の効果〕
以上述べたきたように、本発明によれば、簡易なハード
ウェアを備えることでファームウェアにより対処できな
かった転送バイトカウンタの障害時におけるディスクの
データの破壊を防止することができ、実用的に極めて有
用である。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は従来例のブロック回路図、 第3図は本発明の実施例のブロック回路図である。 第3図において、 1はタグデコーダ回路、 2はタグアウト作成回路、 3は転送バイトカウンタ、 4は転送制御回路、 5はフリップフロップ、 6はタイマーである。

Claims (1)

  1. 【特許請求の範囲】 下位装置からのデータ転送要求に応答してデータの転送
    を制御する装置であって、 データ転送に先立って転送バイト数がセットされ、前記
    データ転送要求後前記データ転送によって決められる所
    定時間経過毎に前記セットされたバイト数がデクレメン
    トされ、そのバイト数が零になったとき出力を発生する
    転送バイトカウンタと、 データ転送に必要な時間が設定されるタイマーと、 を有し、前記転送バイトカウンタの出力または前記タイ
    マーのタイムアップ出力の何れかの出力によりデータ転
    送が終了されることを特徴とするディスク制御装置。
JP27126285A 1985-12-02 1985-12-02 デイスク制御装置 Pending JPS62130423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27126285A JPS62130423A (ja) 1985-12-02 1985-12-02 デイスク制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27126285A JPS62130423A (ja) 1985-12-02 1985-12-02 デイスク制御装置

Publications (1)

Publication Number Publication Date
JPS62130423A true JPS62130423A (ja) 1987-06-12

Family

ID=17497626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27126285A Pending JPS62130423A (ja) 1985-12-02 1985-12-02 デイスク制御装置

Country Status (1)

Country Link
JP (1) JPS62130423A (ja)

Similar Documents

Publication Publication Date Title
JPS62130423A (ja) デイスク制御装置
JPS60192447A (ja) 異常デ−タ受信防止回路
JPH0356501B2 (ja)
JPH0145657B2 (ja)
JPH03225407A (ja) 自動電源遠隔制御方式
JPH03185548A (ja) バス制御方式
JP2963229B2 (ja) 磁気テープ記憶装置のテープマーク書込装置
JP2560834B2 (ja) チャネル装置
JPH04303242A (ja) システム電源投入装置
JPH02247762A (ja) I/oコマンド出力制御方式
JPH0540658A (ja) 磁気デイスク制御装置
JPH01280817A (ja) 外部電源状態検出i/o機器制御装置
JPS5983201A (ja) 瞬断処理方式
JPH0683489A (ja) リセット制御方式
JPH04149758A (ja) 画像データ処理装置
JPS63214865A (ja) 付加プロセサ制御回路
JPH0562791B2 (ja)
JPH01187658A (ja) バス負荷方式
JPH07175729A (ja) バス接続方式
JPS62117054A (ja) 入出力装置状態確認方式
JPH0341542A (ja) 周辺制御装置
JPS6051923A (ja) 同期方式
JPH0786794B2 (ja) 停電制御回路
JPH03270334A (ja) 調歩同期式通信における受信制御装置
JPH02207317A (ja) マイクロコントローラ