JPS62125476A - 画素間論理演算方式 - Google Patents

画素間論理演算方式

Info

Publication number
JPS62125476A
JPS62125476A JP26646185A JP26646185A JPS62125476A JP S62125476 A JPS62125476 A JP S62125476A JP 26646185 A JP26646185 A JP 26646185A JP 26646185 A JP26646185 A JP 26646185A JP S62125476 A JPS62125476 A JP S62125476A
Authority
JP
Japan
Prior art keywords
word
bit
types
circuit
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26646185A
Other languages
English (en)
Inventor
Hajime Sugano
元 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26646185A priority Critical patent/JPS62125476A/ja
Publication of JPS62125476A publication Critical patent/JPS62125476A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画面上の1ドツトを白黒2値で表示する2値画像処理装
置において、画面上の第1の領域に画像データを表示し
ている時、領域の一部が前記第1の領域と重なり合った
第2の領域を設定して別のデータを表示する必要が起こ
る。
この場合、領域の重畳領域では以前の表示データを後の
データにより上書きしたり、その他の処理を行ってデー
タを表示することが行われる。本発明では重畳領域での
表示データの処理方法について説明する。
〔産業上の利用分野〕
本発明は、2値画像処理装置において、画面上に2種類
の画像データを同一画面上に重畳して表示する場合の画
素間データ処理方式に関する。
白黒の2値画像表示を行っている時、ウィンドウを開け
て、ウィンドウ内に別のデータを表示したり、背景と同
時に表示する等の多くの要求が出てくる。
このように画像データ間の演算を、出来るだけ多くの演
算種を可能とし、且つ高速処理も可能とした方式につい
て述べる。
〔従来の技術〕
従来の2値画像処理の概要を図面により説明する。
第2図において画面1上の領域2に画像メモリより画素
単位(ドツト単位)で8ビツトあるいは16ビツトを1
語として逐次読みだして画像3を表示しているとする。
画面上に異なる領域4に、別の情報を画像5として表示
する場合を考える。この場合領域2と領域4が画面上で
離れた領域であれば、画像3と画像5のデータの論理和
を単純に求めるで画面上に表示すれば良い。
然し、第2図に示すごとく領域2と領域4とが部分的に
領域6で重畳して表示したい場合が起こる。このような
場合、オペレータの与える指示により、重畳領域6にお
いて画像データ3あるいは5の何れかを優先表示(上書
き)したり、あるいはその他の処理を行って表示される
この場合、指示を変えることにより領域6でのデータは
直ぐに他のデータへ相互に変換が可能であることを要す
以上のごとき演算処理は、−例として第3図に示すごと
き演算処理ブロック図により行われる。
第3図では8画素を1語として処理する場合を例にとっ
て示している。
図面において、7は逐次読み出された画像データ3 (
語0と称す)が格納されるレジスタ、8は画像データ5
 (語1と称す)に対するレジスタを表す。
9は処理領域として、本例では重畳領域6を規定するデ
ータ(制御語と称す)が読み込まれるレジスタを表し、
10は演算種を指示するデータ(指示語と称す)が入力
されるレジスタを表す。
第3図では7,8.9の各1語毎にそれぞれ対応するビ
ット出力は8個のROM o〜ROM、のアドレス端子
に接続されている。
また、レジスタ10よりの指示語は、ROM0〜ROM
、のアドレスに共通に入力される。
従って、指示語の入力により特定の演算種が各ROM 
o〜ROM、により選択され、ROMよりの出力O6〜
01が得られレジスタ11を経て表示回路に送られる。
〔発明が解決しようとする問題点〕
上記に述べた、従来の技術によるビット演算テーブルを
ROM化する方法では、ROMの大きさに制約があり、
指示語の語幅を大きく増やせない問題がある。
第3図の方法では、指示語の語幅は例えば4ビツトに選
ばれるので演算種が少なくなる。
また、ランダムロジックを用いて演算回路を組み立てる
のは、回路設計に困難が多い。
〔問題点を解決するための手段〕
上記問題点は、複数画素を1語として同時に読み出し、
書き込み行う2値画像処理装置において、同一の語幅構
成の2種類の画素語と1つの制御語の、それぞれの対応
するビットを選択信号として、語幅骨のマルチプレクサ
にそれぞれ入力し、該マルチプレクサに共通に入力され
る指示語より画素間の演算結果を画素単位で選択するす
ることよりなる本発明の画素間論理演算方式によって解
決される。
〔作用〕
上記に述べた如く、本発明で4iROMを使用せずマル
チプレクサのみを用いて、規則性の強い回路構成により
論理演算回路を構成している。
従って演算種を豊富に備えることが可能となり、演算速
度も従来の方法に比して高速化される。
また、規則性の大きい回路構成であるので、LSI化す
るのが容易となる。
〔実施例〕
本発明による一実施例を第1図により詳細説明する。図
面において?、8,9.10は従来の技術の項で説明せ
るものと同様の機能を有するレジスタを表す。
本実施例では指示語は8ビツトの語長をもち、8個のマ
ルチプレクサM P X o〜M P X 7に並列に
入力される。
レジスタ?、8.9のそれぞれのビット位置に対応せる
信号は、M P X o〜MPXyに選択信号として入
力される。各MPX、〜MPX、より選択された出力は
レジスタ11に入力されて、表示回路に送られる。
更に具体的に説明するため、制御語の第iビットをmi
 、語0の第iビットをai、語1の第iビ・7トをS
、 、MPXよりの出力(結果語)の第1ビツトをd□
と置くと、 p、=mi  X2” +S、X2’  +a、X2゜
と表した時、第1図の演算回路は、 d、=op [p= 3 の機能を持つ。ここにOPは指示語(8ピント)を表し
、〔〕はpiにより指定されたピント位置の信号を取り
出すオペレータを表す。
上記、演算真理値表を次頁に別表にて数例の指示語につ
いて示す。
出力Iの例では、語0はm8=1の範囲で反転表示され
るが、m、=Qの領域ではai即ち語0がそのまま表示
される。
また、出力■の例では語0と語1との間でml−1では
論理積(AND)を、m4=Qでは論理和(OR)の演
算を行う。
m、=1を重畳領域5を制御する信号とすると、重畳領
域は例■では語0により上書きされ、例■では逆に語1
により上書きされた表示が得られる。
以上の如く、与える指示語によりその真理値表から直接
演算種結果が得られるので、指示語が8ビ、7トの場合
、256種類の演算種をもつことが出来る。
C発明の効果〕 以上に説明せるごとく本発明の画素間論理演算方式を適
用することにより、画素間の演算種を豊富にもつことが
出来ると共に、演算の高速化も可能となった。またLS
I化することも容易である。
【図面の簡単な説明】
第1図は本発明にかかわる画素間論理演算方式を説明す
るブロック図、 第2図は2種類の画素語を画面上に表示する場合の問題
を説明する図、 第3図は従来の技術での方式を説明するブロック図、 を示す。 図面において、 1は画面、 2.4は画面上の領域、 3.5は画像データ、 6は画面上の重畳領域、 7 、8 、9.10.11はレジスタ、MPXはマル
チプレクサ、 をそれぞれ示す。 1ルシ゛λ7 第 1 図 V舅し耐え方行7.リオパ騰4ra月7シ70−t7m
第 3 図

Claims (1)

  1. 【特許請求の範囲】 複数画素を1語として同時に読み出し、書き込み行う2
    値画像処理装置において、 同一の語幅構成の2種類の画素語と1つの制御語の、そ
    れぞれの対応するビットを選択信号として、語幅分のマ
    ルチプレクサ(MPX)にそれぞれ入力し、該マルチプ
    レクサに共通に入力される指示語より画素間の演算結果
    を画素単位で選択するすることを特徴とする画素間論理
    演算方式。
JP26646185A 1985-11-26 1985-11-26 画素間論理演算方式 Pending JPS62125476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26646185A JPS62125476A (ja) 1985-11-26 1985-11-26 画素間論理演算方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26646185A JPS62125476A (ja) 1985-11-26 1985-11-26 画素間論理演算方式

Publications (1)

Publication Number Publication Date
JPS62125476A true JPS62125476A (ja) 1987-06-06

Family

ID=17431248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26646185A Pending JPS62125476A (ja) 1985-11-26 1985-11-26 画素間論理演算方式

Country Status (1)

Country Link
JP (1) JPS62125476A (ja)

Similar Documents

Publication Publication Date Title
US5854620A (en) Method and apparatus for converting monochrome pixel data to color pixel data
JPS6025794B2 (ja) カラ−図形表示装置
JPS6125188A (ja) 画像表示装置
US4799056A (en) Display system having extended raster operation circuitry
JPS62125476A (ja) 画素間論理演算方式
JPH028314B2 (ja)
JPH06343142A (ja) 画像表示装置
JPS63132286A (ja) グラフイツク表示装置
JPH03150971A (ja) 合成画像の表示装置およびハッチング回路
JPS5836904B2 (ja) 図形編集処理方式
JP2610817B2 (ja) アドレス生成装置
JPH0418048Y2 (ja)
JPS61296385A (ja) 記憶装置
JPS62166475A (ja) 画面の重ね合せ方式
JPH0248729A (ja) デイスプレイ装置
JPS61264380A (ja) 記憶回路
JPS63126048A (ja) 複数画素同時書込み回路
JPH0863595A (ja) 画像の回転処理方法およびその装置
JPS61264482A (ja) 画面変換処理方式
JPH03268075A (ja) 表示装置
JPS636684A (ja) マルチ画像制御装置
JPS62219081A (ja) 画像情報の表示方式
JPH0428311B2 (ja)
JPH05216453A (ja) ウィンドウ表示制御方法および装置
JPS62102288A (ja) ビツトマツプデイスプレイ装置