JPH03150971A - 合成画像の表示装置およびハッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 複数の独立した画像を一つの表示画面上で重畳して表示
する方式に係り、特にある画像を他の画像と区別して表
示する表示方式に関する。

［従来の技術］ 最近、原画像を走査して、読み取った画像情報を表示画
面に表示させながら、画面上で画像編集を行う画像編集
装置が開発されている。

このような装置において、複数の画像を重畳して表示さ
せる場合、従来の装置は、特開昭５７−１６１８８７号
公報あるいは特開昭５７−１４６２８８号公報に記載の
ように、それぞれの画像を区別するために、各画像の輝
度に差を付けて表示している。

すなわち、特開昭５７−１６１８８７号公報記載の装置
においては、第９図に示すように、各画像をそれぞれ個
別のメモリに格納し、それぞれのメモリから対応する画
像情報を読み出してＣＲＴディスプレイ装置の表示画面
に表示する際、それぞれの画像情報の画像の間に輝度差
があるような重畳を行う。

また、特開昭５７−１４６２８８号公報記載の装置にお
いては、第１０図に示すように各画素に対して、画像情
報を蓄えるプレーンと輝度情報を蓄えるプレーンを持っ
ている。そして、合成画像を作成する際に、画素の輝度
を変えて合成することによって、それぞれの画像の間で
輝度差があるような重畳を行わせる。

［発明が解決しようとする課題］ 一般的に表示画面の画素に１対１に対応する表示要素を
有する表示メモリは、１画素に１ビツトを対応させるだ
けでも大容量必要である。特に、高精細ディスプレイで
は、その影響は顕著である。

上記従来技術においては、画像を合成する際に輝度を変
えて表示するために、さらに表示メモリが大容量化する
。つまり、特開昭５７−１６１８８７号公報においては
１合成する画像数分の表示メモリが必要である。また、
特開昭５７−１４６２８８号公報においては、表示メモ
リの輝度情報を蓄えるプレーン数が増加する。

このように、上記従来技術においては輝度を変えて表示
するために、表示用メモリが大容量化するという問題が
あった。

本発明の目的は、複数の画像を合成して表示する際に、
大容量の表示メモリを必要とせずに、各画像を区別して
表示する合成画像の表示方式および装置を提供すること
にある。

本発明の他の目的は、前記合成画像の表示装置に適した
ハツチング回路を提供することにある。

本発明のさらに他の目的は、カラー画像をモノクロディ
スプレイで表示する際に、色の違う部分を区別して表示
することができる合成画像の表示方式を提供することに
ある。

なお、本発明において、「ハツチング」とは、対象画像
に平行斜線を施す場合に限定するものではなく、いわゆ
る網かけ等の任意のハツチングパターンによる修飾も含
むものとする。また、この「修飾」には、対象画像にハ
ツチングパターンを加算する場合だけでなく、画素単位
の各種論理演算によって可能な減算、反転等を施す場合
も含むものとする。

［作用］ 合成画像の表示に際し、まず１合成する第１の画像の画
像データを、表示画面の画素に１対１に対応する表示要
素を有する表示メモリに書き込む。

次に、合成する第２の画像の画像データを、ハツチング
回路へ入力する、ハッチング回路において、第２の画像
の画像が存在する特定の部分領域に対して、第１の画像
と区別するためにハツチングを施す。そして、ハツチン
グを施された第２の画像の画像データを、第１の画像が
書き込まれている表示メモリに重ね書きをする。最後に
、このようにして書き込まれた表示メモリ上の合成画像
を表示する。

以上のように、複数の画像を合成して表示する際に、あ
る画像を他の画像と区別するためにハツチングを施すこ
とによって、大容量の表示メモリを必要とせずに複数の
画像を合成して表示する表示方式が実現される。

次に、他の手法について説明する。まず、画像をハツチ
ングを施す単位である部分領域に分割して、その部分領
域数の領域を、フラグ格納部（判定結果格納手段）とし
て確保する。そして、合成する第１の画像の画像データ
を表示メモリに書き込む。次に、合成する第２の画像の
画像データを領域判定回路を通してから１表示メモリに
重ね書きする。この際、領域判定回路によってどの部分
領域に対してハツチングを施すかを決定し、その結果を
フラグ格納部に記録する。そして、表示メモリ上の合成
画像をＣＲＴ等のディスプレイに表示する際に、フラグ
格納部を参照して、合成画像の指定された部分領域に対
してハツチングを施してから表示する。

このように、複数の画像を合成して表示する際に、ある
画像を他の画像と区別するためにハツチングを施すこと
によって、大容量の表示メモリを必要とせずに複数の画
像を合成して表示する表示方式が可能となる。

また、上記第１、第２の手法において３種類以上の画像
を合成する場合には、ハツチングのパターンを変更する
ことによって可能となる。

さらに、図形のベクトルデータを作成したい場合に、図
形を表示（フリーハンドも可）した図面をスキャナ等で
読取り、この読取り画像に対して画素を間引くハツチン
グを行う。これにより破線表示された線図が得られ、こ
の線図をなぞるように、ベクトルデータを入力すること
により、所望のベクトルデータを迅速かつ容易に作成す
ることができる。作成したベクトルデータに基づく線図
は、破線表示された線図に合成表示されるが、−方が破
線化されているので、両者は容易に識別される。

本発明は、特にモノクロディスプレイを用いるシステム
に適用して好適である。多色印刷された文書を各色ごと
に別個の画像として読取り、一方の画像にハツチングを
施して他の画像と合成表示することにより、原画の色の
相違をモノクロ画面上で識別認識することができる。

（以下、余白） ［実施例］ 以下、本発明の実施例について画面により説明する。

第１図は本発明による一実施例のブロック図である。１
０は画像に対してハツチングを施すハツチング回路、１
１はハツチングを施された画−像と、施されていない画
像とを選択するセレクタ、１２は書き込み先の画像デー
タと書き込む画像データを合成する画素合成回路、１３
は後述する表示メモリや、ハツチング回路１０へのデー
タの書き込み、読み出しを制御するメモリコントローラ
。

１４は各処理を統括的に制御する制御部、１５はＣＲＴ
の同期信号に従って、表示メモリからデータを読み出す
ＣＲＴコントローラ、１６は表示画面の画素と１対１に
対応している表示要素を有する表示メモリ、１７は画像
を表示するＣＲＴ、１８は画像データが入力される入力
端子である。

次に、第１図の表示装置の動作を説明する。

まず、入力端子１８より第１の画像の画像データが入力
される。制御部１４は、セレクタ１１や画素合成回路１
２やメモリコントローラ１３を制御して、第１の画像の
画像データをそのまま表示メモリ１６へ書き込む。次に
、第２の画像の画像データを読み込む前に、制御部１４
がハツチング回路１０へ、ハツチングの手法を設定する
。具体的には、後述するような部分領域の分割単位の大
きさを設定し、あるいはＯＲ，ＡＮＤ、ＦＯＲ等の論理
演算を指定することになる。例えば、あるハツチングパ
ターンについて、ＯＲ演算を指定すれば画像に加算のハ
ツチングがなされ、ＡＮＤ演算を指定すればハツチング
パターンに重なる部分以外の画素の間引きが行われる。

網かけパターン等、他のハツチングパターンも選択でき
る場合には、そのパターンの指定も行う、制御部１４は
、ハツチングの手法に適するような形で、第２の画像の
画像データを入力端子１８より読み込み、ハツチング回
路１０へ入力してハツチングを施す。

次に、制御部１４は、メモリコントローラ１３を制御し
て、書き込み先の画像を読み出して画素合成回路１２へ
入力すると同時にセレクタ１１やハッチング回路１０を
制御して、ハツチングを施した画像データを画素合成回
路１２へ入力する。画素合成回路１２では、第１の画像
と第２の画像を加算して合成画像の画像データをメモリ
コントローラ１３の指示に従って表示メモリ１６へ書き
込む。

以上により、第１の画像と第２の画像にハツチングを施
して、表示メモリ１６上に合成することができる。

次に、ＣＲ’ｒ：ｌシト０−ラ１５がＣＲＴ１７（７）
同期信号に従って、表示メモリ１６上の合成画像の画像
データを読み出して、ＣＲＴ１７上に表示する。

本実施例によれば、複数の画像を重畳して表示する際に
、ある画像に他の画像と区別するために、ハツチングを
施して合成することによって、大容量の表示メモリを必
要とせずに画像合成を行う合成画像の表示方式を実現で
きる。

次に、原画像を部分領域ごとに分割して１部分領域ある
いは部分領域の周辺の画像の状態によって部分領域に対
してハツチングを施すハツチング回路の実施例を図面に
より説明する。

第２図は第１図のハツチング回路１０の一構成例のブロ
ック図である。図中、２０は、分割された部分領域や部
分領域の周辺の画像の状態に、よって部分領域に対して
ハツチングを施すかどうかを決定する領域判定回路、２
１は、ハツチングパターンが格納されているパターンメ
モリ、２２は、部分画像を一時的に蓄えるバッファメモ
リ、２３は各処理を統括的に制御する制御部、２４はパ
ターンメモリ２１から出力される修飾信号とバッファメ
モリ２２から出力される画像信号を合成することによっ
て１画像にハツチングを施す合成回路。

２５は入力端子、２６は出力端子である。

第３図は、ハツチング回路１０の動作を示した模式図で
ある。３０はハツチングを施す前の原画像、３１はハツ
チング回路１０に入力される部分画像、３２はハツチン
グを施された後の画像を示している。各領域内の丸付き
数字は、分割された部分領域を示している。

仮に、原画像を第３図３０に示すよう１６個の部分領域
に分割して、３１に示されるように、各部分領域の画像
データを切り出してハツチング回路１０へ入力し、画像
が存在する部分領域には、３２に示されるようなハツチ
ングを施すとする。

そのために、入力端子２５より各部分領域の画像データ
あるいはその周辺の画像データを加えて領域判定回路２
０に入力する。領域判定回路２０は、部分領域やその周
辺の画像の状態によって部分領域に対してハツチングを
施すかどうかを決定してその結果を制御部２３へ伝える
。ここでは、画像が存在する部分領域に対してハツチン
グを施すとする。具体的に言えば、第３図に示される、
領域４．５．６．７．１３．１４の部分領域に対してハ
ツチングを施すとする。

なお１部分領域の大きさが小さい場合に、隣接する上下
左右の部分領域内に画像が存在しないことを条件に、あ
るいはこの条件に加えて更に斜めに隣接する部分領域内
に画像が存在することを条件に、その部分領域に画像が
存在しても存在しないどみなすような判定を行うことも
可能である。

次に、領域判定回路２０に入力された部分領域の画像デ
ータを制御部２３の指示に従って、バッファメモリ２２
に書き込む。そして、バッファメモリ２２から画像デー
タを読み出す際に、その部分領域がハッチングを施す部
分領域であれば、制御部２３があらかじめ設定したハツ
チングパターンが格納されているパターンメモリ２１か
ら出される修飾信号と、バッファメモリ２２から出力さ
れる画像データとを合成回路２４で合成することによっ
てハツチングを施す。このようにしてハツチングを施さ
れた画像データを出力端子２６より出力する。

以上のような構成により、原画像を適当な部分領域に分
割して１部分領域あるいはその周囲の画像の状態により
、部分領域に対してハツチングを施すハツチング回路が
実現できる。

第４図は、本発明の他の実施例のブロック図である。図
中、４０はハツチングを施す単位である部分領域に対し
てハツチングを施すかどうかを判定する領域判定回路、
４１は書き込み先の画像データと書き込む画像データを
合成する画素合成回路、４２は表示画面に対応している
表示メモリ、４３は表示メモリの読み込み書き込みを制
御するメモリコントローラ、４４は各部分領域にハツチ
ングを掛けるかどうかを記録しておくフラグ格納部、４
５はハツチングパターンが格納されているパターンメモ
リ、４６はＡＮＤ回路、４７はＣＲＴの同期信号に従っ
て、修飾信号や画像信号を読み出すＣＲＴコントローラ
、４８は表示メモ「Ｊ４２からの信号とＡＮＤ回路４６
からの修飾信号を合成する合成回路、４９は合成された
画像信号を表示するＣ　ＲＴである。

第５図は、第４図におけるフラグ格納部４４の模式図で
ある。

本実施例においては、第１の画像と第２の画像を表示メ
モリ４２上で合成して、表示メ、モリ４２からＣＲＴ４
９画面に表示する際に、第２の画像の存在していた領域
にハツチングを施してから表示することを特徴とする。

二二で、説明の簡略のため第１図による第１の実施例と
同様な手法によって、第１の画像の画像データは表示メ
モリ４２に書き込まれているとする。

まず、第２の画像をハツチングを施す単位である部分領
域の数だけフラグ格納部４４に領域を確保する。例えば
、第３図に示される様に１６個の部分領域に分割する際
には、１６個の領域をフラグ格納部４４に確保する。そ
して、各部分領域に対して施すハツチングパターンをパ
ターンメモリ４５に格納する。

次に、第２の画像の画像データを領域判定回路４０を通
して１画素合成回路４１へ入力する。同時に、メモリコ
ントローラ４３の制御に従って。

表示メモリ４２上の第１の画像の画像データを読み出し
、画素合成回路４１へ入力する。画素合成回路４１にお
いて、第１と第２の画像を合成してメモリコントローラ
４３の制御に従って、表示メモリ４２へ書き込む。

また、領域判定回路４ｏは入力された画像データの状態
よりハツチングを施す部分領域を判定してフラグ格納部
４４にフラグを立てる。例えば。

第３図に示される画像の場合、第５図に示されるように
、領域４．５．６．　’７．１３．１４の領域部分にフ
ラグを立てる。従ってハツチングを施す画像を部分領域
ごとに入力する必要は無く、順次ラスク単位で入力して
も構わない。

次に１表示する際には、ＣＲＴコントローラ４７がＣＲ
Ｔ４９の同期信号に従って、表示メモリ４２より画像デ
ータを読み出し、同時に各部分領域に対してハツチング
を施すかどうかのフラグをフラグ格納部４４より読み出
し、ハツチングのための修飾信号をパターンメモリ４５
から読み出す。ＡＮＤ回路４６により、フラグが立って
いる場合のみ、修飾信号を合成回路４８へ入力する。

合成回路４８において、表示メモリ４２より読み出され
た画像信号とＡＮＤ回路４６からの修飾信号を合成して
、ＣＲＴ表示画面４９において表示する。

本実施例によっても、複数の画像を重畳して表示する際
に、ある画像に他の画像と区別するために、ハツチング
を施して合成するので、大容量の表示メモリを必要とし
ない、合成画像の表示方式を実現できる。また、本実施
例特有の効果として、第１図のハツチング回路１０内の
バッファメモリに相当する構成要素は不要となる。また
、表示メモリ上で画像を合成しないので、ハツチングパ
ターンのみを変更するような場合に１表示メモリの書換
が不要となり、迅速な変更が行える。

次に１図形のベクトルデータとして入力する装置におい
て、スキャナ等から画像を読み取って、ハツチング等を
施して表示画面に表示して、この上をなぞるように、表
示画面の任意の位置座標を指示することによってベクト
ルデータを入力する図形入力装置の一実施例を説明する
。

第６図は、上記実施例の構成を示すブロック図である。

６０は画像を走査することによって画像データに変換す
るスキャナ、６１は読み込まれた画像に対してハツチン
グ等を施すハツチング回路、６２は表示メモリ上の画像
データと入力された画像データを合成する画素合成回路
、６３は表示メモリ、６４は画像を表示するＣＲＴ、６
５はメモリコントローラ、６６はＣＲＴコントローラ、
６７は表示画面上に図形の端点等を指定して、図形をベ
クトルデータとして入力する座標入力デバイス、６８は
座標入力デバイスからの信号よりベクトルデータを発生
するベクトル図形発生部、６９はベクトルデータを蓄え
るベクトルデータメモリ、６１０はベクトルデータを画
像データに変換する画像変換部である。

第７図は、上記実施例の動作を示す模式図である。７０
は紙などに書かれた原画像、７１は原画像を白ハツチン
グして表示した表示画像である。

また、７２は図形を入力中の表示画像、７３は図形入力
完了後の表示画像である。

まず、スキャナ６０より、紙に書かれた原画像７０を走
査することによって読み込み電気的な画像データに変換
する。原画像７０上の線図はフリーハンドで描かれたも
のであってもよい。入力された画像データは、ハツチン
グ回路６１においてハツチングを施す０例えば、画像を
間引くことによって白ハツチングを施す、修飾された画
像信号は１画素合成回路６２を通って、メモリコントロ
ーラ６５の制御に従って表示メモリ６３に書き込む。こ
こで、表示メモリ６３上の画像は、ＣＲＴ６４の同期信
号に従って読み出され、ＣＲＴ６４で表示画像７１を表
示する。

次に、操作者は表示画像７２に示されるように。

座標入力デバイス６７によって、表示画面上の端点を指
定することによって、図形をベクトルデータとして入力
する。ベクトル図形発生部６８は。

座標入力デバイス６７から入力された信号より。

ベクトル図形を発生して、ベクトルデータメモリ６９に
蓄積する。同時に、ベクトルデータを画像変換部６１０
において画像データに変換する。変換された画像データ
はメモリコントローラ６５によって読み出された転送先
の画像データと画素合成回路６２によって合成され表示
メモリ６３に書き込む１表示画像７３で示されるように
なる。

以上により、上記実施例によれば１図形を一旦スキャナ
等で画像データとして読み込み、作成する画像と区別す
るためにハツチングを施してから表示し、その表示画面
を見ながら座標入力デバイスで会話形式に入力できるの
で、効率の良い図形入力装置を実現できる。

次に、多色で印刷された文書をモノクロディスプレイで
表示する際に、それぞれの色別にスキャナで読み込み、
別々に蓄積して、表示する際には黒以外の部分にはハツ
チングを施してから合成して表示する文書ファイリング
システムの一実施例を説明する。

第８図は、上記実施例の動作を示す模式図である。８０
は多色で紙に印刷された文書、ここでは点線で囲まれた
部分は赤文字で書かれており、他の部分は黒文字で書か
れているとする。８１はスキャナで別々に読み込まれた
赤文字の部分の画像データ、８２は黒文字の部分の画像
データ、８３は赤文字部分にハツチングを施してから合
成されて表示されている表示画面である。

まず、赤と黒で印刷されている文書８０をスキャナ等よ
り読み込み光ディスク等に蓄積する際に、赤文字部分８
１と黒文字部分８２を別々の画像として光ディスクに蓄
積する。この画像をモノクロディスプレイに表示する際
には、各画像を読み出して、赤文字の部分にハツチング
を施してから、合成してディスプレイに表示する。

以上により、上記実施例によれば、多色で印刷された文
字を安価なモノクロディスプレイ上で赤文字の部分を区
別して表示することができる電子ファイリング装置を実
現できる。

また、上記第１図から第５図による各実施例において、
ハツチングを施す代わりに画像の特定の矩形領域を白黒
反転することによって他の画像と区別する方式でも構わ
ない。

さらに、上記第１図および第６図の実施例におけるハツ
チング回路は、第２図と第３図による実施例におけるハ
ツチング回路に限定するものではなく、例えば、画像を
適当な間隔で間引くことによって白ハツチングを施すよ
うな簡単な回路でも構わない。

［発明の効果］ 本発明によれば、複数の画像を合成して表示する場合、
ある画像に対して他の画像と区別するために、ハツチン
グを施して表示することによって大容址の表示メモリを
必要としない合成画像の表示方式が実現できる。

また、カラー画像をモノクロディスプレイで表示する際
に、色の違う部分に対してハツチングを施すことによっ
て区別することができる。

【図面の簡単な説明】

第１図は本発明に係る一実施例を示すブロック図、第２
図は本発明に係る他の一実施例を示すブロック図、第３
図は第２図における動作を示す模式図、第４図は本発明
の他の一実施例を示すブロック図、第５図は第４図にお
けるフラグ格納部の模式図、第６図は本発明における他
の一実施例を示すブロック図、第７図は第６図における
動作を示す模式図、第８図は他の一実施例の動作を示す
模式図、第９図は従来技術の模式図、第１０図は従来技
術の模式図である。 １０・・・ハツチング回路、１１・・セレクタ、１２・
・画素合成回路、１３・・・メモリコントローラ、１４
・、制御部、１５・・・ＣＲＴコントローラ、１６・・
表示メモリ、１７・・ＣＲＴ、１８・・・入力端子、２
ｏ・・・領域判定回路、２１・・・パターンメモリ、２
２・・・バッファメモリ、２３・・・制御部、２４・・
・合成回路、２５・・・入力端子、２６・・・出力端子
、３０・・原画像、３１・・・部分画像、３２・・・ハ
ツチングを施された後の画像、４０・・・領域判定回路
、４１・・・画素合成回路、４２・・・表示メモリ、４
３・・・メモリコントローラ、４４・・・フラグ格納部
、４５・・パターンメモリ、４６　・Ａ　Ｎ　Ｄ　回路
、４７−ＣＲＴ　ｍｌントローラ、４８・・・合成回路
、４９・・・ＣＲＴ。 ６０・・・スキャナ、６１・・・ハツチング回路、６２
・・画素合成回路、６３・・・表示メモリ、６１１・・
・ＣＲ”ｆ’　。 ６５・・・メモリコントローラ、６６・・・ＣＲＴコン
トローラ、６７・・・座標入力デバイス、６８・・・ベ
クトル図形発生部、６９・・・ベクトルデータメモリ。 ７０・・・原画像、７１・・・表示画面、７２・・・表
示画面、７３・・・表示画面、８０・・・文書、８１・
・・赤文字部分の画像データ。 ８２・・・黒文字部分の画像データ、 ８３・・・表示画面。

Claims (1)

1. 【特許請求の範囲】 １、複数の独立した画像を表示画面上で合成して表示す
   る合成画像の表示方式であって、前記表示画面上での合
   成の前に一の画像に対して予め定めたハッチングを施し
   、該ハッチングを施された画像を他の画像と合成するこ
   とにより、表示画面上で前記一の画像を他の画像と区別
   して表示することを特徴とする合成画像の表示方式。 ２、複数の独立した画像を表示画面上で合成して表示す
   る合成画像の表示方式であって、画素に１対１に対応し
   た記憶要素を有する表示メモリと、 画像データをそのまま前記表示メモリに書込み、あるい
   は、前記表示メモリの内容を読みだして該内容と他の画
   像データとを合成して当該表示メモリに書き込む書込み
   手段と、 画像データに予め定めたハッチングを施すハッチング手
   段と、 画像データを前記書込み手段に対して、直接与えるか、
   あるいは前記ハッチング手段を介して与えるかを切り換
   える切換手段と、 前記表示メモリの内容を読みだして表示信号を出力する
   表示制御手段と を備えたことを特徴とする合成画像の表示装置。 ３、前記ハッチング手段は、画像を複数に分割した部分
   領域の画像データを格納するバッファメモリと、画像デ
   ータに基づいて各部分領域がハッチングを施すべき部分
   領域であるか否かを判定する判定手段と、ハッチングの
   ためのハッチングパターンを格納するパターンメモリと
   、前記バッファメモリに格納された部分領域が前記判定
   手段によりハッチングを施すべきと判定された場合、前
   記バッファメモリの内容を前記パターンメモリのハッチ
   ングパターンにより修飾して出力する合成回路とにより
   構成されることを特徴とする請求項２記載の合成画像の
   表示装置。 ４、複数の独立した画像を表示画面上で合成して表示す
   る合成画像の表示方式であって、画素に１対１に対応し
   た記憶要素を有する表示メモリと、 画像データをそのまま前記表示メモリに書込み、あるい
   は、前記表示メモリの内容を読みだして該内容と外部の
   画像データとを合成して当該表示メモリに書き込む書込
   み手段と、画像を複数に分割した部分領域について、該
   部分領域がハッチングを施すべき部分領域であるか否か
   を判定する判定手段と、 該判定手段の判定結果を各部分領域ごとに格納する判定
   結果格納手段と、 ハッチングのためのハッチングパターンを格納するパタ
   ーン格納手段と、 表示用データと前記ハッチングパターンとを合成する合
   成手段と、 前記表示用データを前記表示メモリから読みだして前記
   合成手段の一方の入力端に供給すると共に、前記判定結
   果格納手段の内容を参照して、前記表示メモリから読み
   だされた表示用データが修飾すべき部分領域に属する場
   合にのみ前記合成手段の他方の入力端に前記パターン格
   納手段のハッチングパターンを供給する表示制御手段と を備えたことを特徴とする合成画像の表示装置。 ５、画像データに対してハッチングを施すハッチング回
   路であって、 画像を複数に分割した部分領域の画像データを格納する
   バッファメモリと、 画像データに基づいて各部分領域がハッチングを施すべ
   き部分領域であるか否かを判定する判定手段と、 ハッチングのためのハッチングパターンを格納するパタ
   ーンメモリと、 前記バッファメモリに格納された部分領域が前記判定手
   段によりハッチングを施すべきと判定された場合、前記
   バッファメモリの内容と前記パターンメモリのハッチン
   グパターンとの間で対応する画素単位に論理演算を行う
   合成回路と を備えたことを特徴とするハッチング回路。 ６、図形をベクトルデータとして入力するベクトルデー
   タ入力方式であって、 前記図形を表す線図を記載した図面を走査することによ
   り画像データを得て、 該画像データに対して画素の間引き処理を施した画像デ
   ータを表示メモリ上に書込み、 該間引き処理により破線化された線図に従って、座標入
   力デバイスにより座標点を入力し、該入力された座標点
   に対応するベクトルデータを記憶装置に格納し、 表示メモリ上で該ベクトルデータによる線図を前記破線
   化された線図と合成して、該合成画像をディスプレイ上
   に表示することを特徴とするベクトルデータの入力方式
   。 ７、画像入力手段と、該画像入力手段により入力された
   画像を格納する画像蓄積手段と、該蓄積手段に格納した
   画像を検索する検索手段と、画像をモノクロで表示する
   表示手段と、前記画像を印刷する印刷手段とを備えた電
   子ファイリング装置における合成画像の表示方式であっ
   て、多色で記録された文書を前記画像入力手段により各
   色ごとの画像を読取り、一の色の画像にハッチングを施
   した後、他の画像と合成して前記表示手段に表示するこ
   とを特徴とする合成画像の表示方式。