JPS62113481A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPS62113481A
JPS62113481A JP25419585A JP25419585A JPS62113481A JP S62113481 A JPS62113481 A JP S62113481A JP 25419585 A JP25419585 A JP 25419585A JP 25419585 A JP25419585 A JP 25419585A JP S62113481 A JPS62113481 A JP S62113481A
Authority
JP
Japan
Prior art keywords
electrode
resist film
unfinished
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25419585A
Other languages
English (en)
Inventor
Hiroaki Morimoto
森本 博明
Akira Shigetomi
重富 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25419585A priority Critical patent/JPS62113481A/ja
Publication of JPS62113481A publication Critical patent/JPS62113481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造工程において、非常に微
細で、かつ、電気抵抗の小さい電極を形成する方法に関
するものである。
〔従来の技術〕
非常に高速で動作する半導体素子においては、電子走行
距離の非常に短い素子構造を採用する必要がある。代表
的な例として、ミリ波帯域のMis形(金属−半導体シ
ョットキーゲート形) IPETのゲート電極は、その
幅を05μm以下に微細化する必要があり、性能を上け
るためにはさらにできるだけゲート電極幅を短くする必
要がある。
このような微細な電極を形成するためには、第2図に示
すようなリフトオフ法がよく用いられる。
以下、第2図人 、 Dについて、その工程手順を説明
する・ まず、基板(1)上にポジ形しジス) M (2)を形
成し1電極パターンを形成すべき場所を図に矢印工で示
すように、光t x 1m mまたは荷電ビームにより
露光し、感光部(3)を形成する(第2図人)0次に現
像処理を行いルジスト膜(2)の電極を形成すべき部位
に開口部(4)を形成する(第2図B)0次に、電極材
料#(5)を蒸着法などにより形成する。このとき開口
部(4)内にも形成される(第2図O)0次に、レジス
ト膜(2)を溶媒により除去すると、す7トオ7法によ
りその上の電極材料NII(5)はともに除この方法は
、微細で、かつ、アスペクト比の高い電極を形成するの
に適している。
〔発明が解決しようとする問題点〕
ところが、上述の従来の方法では、形成すべき電極幅か
05μm以下と小さくなってくると、アスペクト比の高
い一極が得られないという欠点があった。第3図はこの
問題を説明するために微細幅の一極の形成過程での状態
を示す断面図で、第2図0に対応する電極材料層(5)
の形成段階で、レジス)11g(2)に形成された開口
部(4)の幅が狭い場合には、第3図人に示すように開
口部(4)の入口が順次電極材料層(5)によってふさ
がれ、開口部(4)内に形成される電極材料MI(5)
はそれに伴って幅が狭くなり、ついには、第3図Bに示
すように開口部(4)の入口は完全にふさがれ、その後
は開口部(4)内の電極材料層(5)の形成は停止し、
レジスト膜(2)の除去によるリフトオフ工程を経ても
、第3図Oに示すように、断面形状三角形の未完成11
極(5b)が得られるに過ぎず、アスペクト比は小さく
、電気抵抗の大きい電極しか得られないという問題点が
あった。
この発明は、このような問題点を解消するためになされ
たもので、非常に狭い1m極幅を有し、かつ、電気抵抗
の低い電極を形成できる方法を提供することを目的とす
る。
〔問題点を解決するための手段〕
この発明による電極の形成方法は、リフトオフ法により
第3図で説明したように非常に微細な未完成電極パター
ンを形成した後に、再度、レジストを塗布し、飛程がレ
ジスト膜厚よりも小さい荷電ビームにより電極パターン
部を電極パターンよりも大きな幅で露光し、現像して未
完成電極の頂部が露出した凹部をレジスト膜に形成し、
そのレジスト膜上に電極材料層を形成した後、再びり7
トオ7法により最終的な断面形状がT形の電極を形成す
るものである。
〔作用〕
この発明の方法では、基板との接触部が所望の微細寸法
ではあるか藁さ方向には未完成な未完成電極を形成しそ
の後にその頂部に電極の低抵抗を得るための大きい寸法
の電極部分を形成し縦断面形状が7字形になるようにし
たので、接触部寸法が依紬でしかも電気抵抗の低い電極
が得られる。
第1図A〜工けこの発明の一実施例方法の主要段階にお
ける状態を示す断面図で、従来例と同一符号は同等部分
を示す。まず、基板(1)上にポジ形レジスト膜(2)
を塗布形成し、電極形成部を電子ビームエ1により照射
し、レジスト感光部(3)を形成する(第1図人)。パ
ターン寸法がOBpm以下というように微細な場合は、
加工精度に優れた上記電子ビームやイオンビーム等が良
く用いられる。次に、現像処理を行い、電極形成部に対
応したレジスト膜開口部(4)を形成する(第1図B)
0次に、その上から電極材料層(5)を真空蒸着法等に
より形成すると、図のようにレジスト膜開口部(4)内
にも形成される(第1図0)。次に、レジスト膜0を溶
剤により除去すれば、97)オフ法により、レジス)%
開口部(4)に応じた電極パターン(5b)が形成され
る(第1図D)。このときパターン寸法が非常に小さい
場合は、従来法で述べたように電極パターン(5b)の
断面形状は三角形になり、高い抵抗値を持ち未完成状態
で、そのままでは電極としては適六りい、 そこで、次に、この未完成電極(5b)の高さよりも厚
いレジス) H(6)を形成しく第1図E)、そのレジ
スト!(61の厚さよりも小さい飛程を持つイオンビー
ムエ2を用いて未完成電極(5b)の上を、該パターン
幅よりも大きな幅で照射し、感光部(7)を形成する(
第1図y)。次に、現像処理を行い、イオンビームエ2
の照射領域に対応するレジストを除失し、レジスト膜開
口部(8)を形成する。イオンビームエ2の飛程はレジ
スト膜(6)の膜厚よりも小さく選んであるので、レジ
スト膜開口部(8)は基板(1)まで達していないが、
その底には未完成電極(5b)の頂部か露出する(第1
図G)。次に、開口部(8)内を含めてレジスト膜(6
)上に再度電極材料層(9)を形成し、開口部(8)内
において形成される電極材料層(9)を前述の未完成電
極(5b〕につないで7字形の完成した電極αOを構成
する(第1図H)。続いて、レジスト膜(6)を除去し
てリフトオフ法によってその上の電極材料層(9)を除
去して基板(1)上に完成した電極aOを残す(第1図
工)。
なお、上記実施例では最初のレジスト膜開口部(4)形
成のための感光に電子ビーム、最後のレジスト膜開口部
(8)形成のための感光にイオンビームを用いているが
、前記条件を満たすならはどちらも電子ビームまたはイ
オンビームを用いてもよい。
〔発明の効果〕
以上説明したように、この発明では極めて微細な幅の電
極を形成するのに、まず、jll!llのり7トオ7エ
程で微細な幅の断面が三角形の未完成電極を形成し、そ
の上に再度レジスト膜を形成して再度り7トオフ法で上
記未完成電極の上へやや幅の広い電極を接き足して丁字
形断面の完成!極を得るようにしたので、基板への接触
部は所望の微細形状を有ししかも電気抵抗の低い電極が
形成できる0
【図面の簡単な説明】
第1図はこの発明の一実施例方法の主要工程段階での状
態を示す断面図、第2図は従来の電極の形成方法の主要
工程段階での状態を示す断面図、第3図は従来方法の欠
点を説明するための断面図である。 図において、(1)は基板、(2)は第1のレジス)[
、(3)は第1のレジスト膜の露光部、(4)は開口部
、(51は第1の電極材料層、(5b)は未完成電極、
(6)は第2のレジスト膜、(7)は第2のレジスト膜
の露光部、(8)は凹部、(9)は第2の電極材料層、
Qlmは電極工1)工2け荷電ビームである。 なお、図中同一符号は同一まえは和尚部分を示す◇

Claims (1)

    【特許請求の範囲】
  1. (1)基板上にポジティブ形の第1のレジスト膜を塗布
    形成する工程、この第1のレジスト膜に所望の微細パタ
    ーン部を荷電ビームで露光する工程、現像処理によつて
    上記露光部の上記第1のレジスト膜に第1の開口部を形
    成する工程、この開口内に露出した上記基板上を含めて
    上記第1のレジスト膜上に第1の電極材料層を形成する
    工程、上記第1のレジスト膜をその上の第1の電極材料
    層とともに除去して上記基板上に上記微細パターンで接
    し縦断面が三角形状の未完成電極を残す工程、上記未完
    成電極の上を含めて上記基板上にポジティブ形の第2の
    レジスト膜を塗布形成する工程、この第2のレジスト膜
    内での飛程がこの第2のレジスト膜の膜厚よりも小さい
    荷電ビームを用いて上記未完成電極の直上部の上記第2
    のレジスト膜の上記微細パターンより所望量大きい領域
    を露光する工程、現像処理によつて上記第2のレジスト
    膜の露光部を除去して底部に上記未完成電極の先端が露
    出する凹部を形成する工程、上記凹部内を含めて上記第
    2のレジスト膜の上に第2の電極材料層を形成する工程
    、及び、上記第2のレジスト膜を上記凹部内以外の上記
    第2の電極材料層とともに除去して縦断面がT字形状の
    電極を完成する工程を備えた電極の形成方法。
JP25419585A 1985-11-13 1985-11-13 電極の形成方法 Pending JPS62113481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25419585A JPS62113481A (ja) 1985-11-13 1985-11-13 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25419585A JPS62113481A (ja) 1985-11-13 1985-11-13 電極の形成方法

Publications (1)

Publication Number Publication Date
JPS62113481A true JPS62113481A (ja) 1987-05-25

Family

ID=17261565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25419585A Pending JPS62113481A (ja) 1985-11-13 1985-11-13 電極の形成方法

Country Status (1)

Country Link
JP (1) JPS62113481A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244642A (ja) * 1989-03-16 1990-09-28 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244642A (ja) * 1989-03-16 1990-09-28 Sanyo Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH01500946A (ja) 電界効果トランジスタ用tゲート電極およびそれを形成する電界効果トランジスタ
JPS6175544A (ja) 半導体装置の製法
JPS62113481A (ja) 電極の形成方法
JPS6222463B2 (ja)
JPH10135239A (ja) 半導体装置の製造方法
JP2518402B2 (ja) 半導体装置の製造方法
JPS5627972A (en) Manufacture of compound semiconductor device
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0360113A (ja) リフトオフ用レジストパターン形成方法
JPH03265117A (ja) 半導体装置の製造方法
JPS6390171A (ja) 電界効果トランジスタの製造方法
JPS61228622A (ja) 電極パタ−ンの形成方法
JPS62105423A (ja) ネガ型レジストパタ−ンの形成方法
JPH02214126A (ja) 半導体装置の製造方法
JPH03239337A (ja) 半導体装置の製造方法
JPS62113423A (ja) ネガ型レジストパタ−ンの形成方法
JPS62177973A (ja) 半導体装置の製造方法
JPH04196540A (ja) 半導体装置の製造方法
JPS6146074A (ja) 半導体装置の製造方法
JPS6196735A (ja) 導体パタ−ン形成方法
JPS61177720A (ja) レジストパタ−ンの形成方法
JPH01225171A (ja) 半導体装置の製造方法
JPS6312131A (ja) 半導体装置の製造方法
JPH04144243A (ja) 半導体装置の製造方法
JPH03165040A (ja) 半導体装置の製造方法